| 講演名 | 1999/6/24 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計 伊藤 仁一, 苗村 由花, 牧野 博之, 中瀬 泰伸, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿においては、高速乗算器の効率的なレイアウト方法について述べる。高速乗算器を構築するには、Wallace-Treeを用いた構築方法が一般的である。しかし従来のWallace-Tree構築方法では部分積を全て1方向に足し込むので、必要となる部分積加算器の数は加算段数が進行するほど増加し、レイアウト時にデッドエリアが発生する。我々は上記問題を解決するために、部分積を上下2方向に足し込むことによりデッドエリアの発生を防止し、併せてレイアウト設計の容易化を図った。本手法を用いて設計された54×54ビット高速乗算器は、0.18μm-CMOS 4層配線を用いて、エリアサイズ980μm×l000μm、動作速度600MHzを達成した。 |
| 抄録(英) | This paper presents an efficient layout method for high-speed 54×54-bit multiplier. Wallace-Tree method is generally adopted to the high-speed multiplier. In the conventional Wallace-Tree, however, every partial product is added in a single direction from top to bottom. Therefore, the necessary number of adders increases as the adding stage moves forward. As a result, it generates a dead area when multiplier is arranged in rectangle. To solve this problem, we propose a new Wallace-Tree construction method. In our method, the partial products are divided in to two groups and added to the opposite direciton. One is added to downward, and the other is added to upward. Using this method, we can eliminate the dead area. Also our method can simplify the layout. The 980μm×1000μm area size and the 600 MHz clock speed have been achieved using 0.18μm CMOS Technology. |
| キーワード(和) | Wallace-Tree / 乗算器 / クリティカルパス / コンピユータグラフィクス / 高速 / CMOS |
| キーワード(英) | Wallace-Tree / multiplier / critical path / computer graphics / high speed / CMOS |
| 資料番号 | ED99-56 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1999/6/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計 |
| サブタイトル（和） | |
| タイトル（英） | A compact 54×54-bit Multiplier with Improved Wallace-Tree Structure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Wallace-Tree / Wallace-Tree |
| キーワード(2)（和/英） | 乗算器 / multiplier |
| キーワード(3)（和/英） | クリティカルパス / critical path |
| キーワード(4)（和/英） | コンピユータグラフィクス / computer graphics |
| キーワード(5)（和/英） | 高速 / high speed |
| キーワード(6)（和/英） | CMOS / CMOS |
| 第 1 著者 氏名（和/英） | 伊藤 仁一 / Niichi Itoh |
| 第 1 著者 所属（和/英） | 三菱電機株式会社システムLSI事業化推進センター System LSI Development Center, Mitsubishi Electric Corporation |
| 第 2 著者 氏名（和/英） | 苗村 由花 / Yuka Naemura |
| 第 2 著者 所属（和/英） | 三菱電機エンジニアリングLSIデザインセンター LSI Design Center, Mitsubishi Electric Engineering Company Limited |
| 第 3 著者 氏名（和/英） | 牧野 博之 / Hiroshi Makino |
| 第 3 著者 所属（和/英） | 三菱電機株式会社システムLSI事業化推進センター System LSI Development Center, Mitsubishi Electric Corporation |
| 第 4 著者 氏名（和/英） | 中瀬 泰伸 / Yasunobu Nakase |
| 第 4 著者 所属（和/英） | 三菱電機株式会社システムLSI事業化推進センター System LSI Development Center, Mitsubishi Electric Corporation |
| 発表年月日 | 1999/6/24 |
| 資料番号 | ED99-56 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 145 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |