| 講演名 | 1994/9/14 テーブル回路モデルを用いた電気・熱的静電破壊(ESD)解析シミュレーション 栗本 一実, 山下 恭司, 宮永 績, 堀 敦, 小田中 紳二, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本報告では,静電破壊解析のための熱回路網モデルとテーブル参照モデルを用いた電気・熱的回路シミュレーションについて述べる。このモデルでは、複雑なスナップバック特性をテーブル参照モデルを用いて取り込み、トランジスタ内を細分化した電気的等価回路と熱回路網モデルによって多層構造を持つトランジスタ内の温度分布を過渡解析することができる。また回路モデルを用いることにより計算時間が短く、ワークステーション上でも運用可能である。本モデルによって0.5μmCMOSプロセスのn-MOSFET保護トランジスタにおける破壊箇所のゲートードレインコンタクト間距離依存性、破壊耐圧のゲート幅依存性を予測することができた。 |
| 抄録(英) | This paper describes an electrothermal circuit simulation using an equivalent thermal network for elecuostatic discharge(ESD). Electrothermal transient characteristics in ESD protection devices are clarified in detail by modeling of complicatrd snapback behavior and thermal modeling in the multiple layer.By using the circuit model the electrothermal simulation can be performed with the low computational cost.The new model allows the simulation for the ESD damage region and failure thresholds of n-MOSFET protection devices for a 0.5μm CMOS process. |
| キーワード(和) | 熱回路網モデル / 電気・熱的シミュレーション / 静電破壊(ESD) / テーブル参照モデル / 0.5μm / 破壊耐圧 |
| キーワード(英) | thermal network model / electrothermal simulation / electrostatic discharge(ESD) / table look-up model / 0.5μm / fa ilure threshold voltage |
| 資料番号 | ED94-58,SDM94-95,VLD94-55 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1994/9/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | テーブル回路モデルを用いた電気・熱的静電破壊(ESD)解析シミュレーション |
| サブタイトル（和） | |
| タイトル（英） | An Electrothermal Circuit Simulation using An Equivalent Thermal Network for Electrostatic Discharge(ESD) |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 熱回路網モデル / thermal network model |
| キーワード(2)（和/英） | 電気・熱的シミュレーション / electrothermal simulation |
| キーワード(3)（和/英） | 静電破壊(ESD) / electrostatic discharge(ESD) |
| キーワード(4)（和/英） | テーブル参照モデル / table look-up model |
| キーワード(5)（和/英） | 0.5μm / 0.5μm |
| キーワード(6)（和/英） | 破壊耐圧 / fa ilure threshold voltage |
| 第 1 著者 氏名（和/英） | 栗本 一実 / Kazumi Kurimoto |
| 第 1 著者 所属（和/英） | 松下電器産業半導体研究センター Semiconductor Research Center,Matsushita Electric Industrial Co., Ltd. |
| 第 2 著者 氏名（和/英） | 山下 恭司 / Kyouji Yamashita |
| 第 2 著者 所属（和/英） | 松下電器産業半導体研究センター Semiconductor Research Center,Matsushita Electric Industrial Co., Ltd. |
| 第 3 著者 氏名（和/英） | 宮永 績 / Isao Miyanaga |
| 第 3 著者 所属（和/英） | 松下電器産業半導体研究センター Semiconductor Research Center,Matsushita Electric Industrial Co., Ltd. |
| 第 4 著者 氏名（和/英） | 堀 敦 / Atsushi Hori |
| 第 4 著者 所属（和/英） | 松下電器産業半導体研究センター Semiconductor Research Center,Matsushita Electric Industrial Co., Ltd. |
| 第 5 著者 氏名（和/英） | 小田中 紳二 / Shinji Odanaka |
| 第 5 著者 所属（和/英） | 松下電器産業半導体研究センター Semiconductor Research Center,Matsushita Electric Industrial Co., Ltd. |
| 発表年月日 | 1994/9/14 |
| 資料番号 | ED94-58,SDM94-95,VLD94-55 |
| 巻番号（vol） | vol.94 |
| 号番号（no） | 231 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |