| 講演名 | 1994/9/14 プロセス/デバイスシミュレータによる高速バイポーラトランジスタの性能予測 丸山 貴志子, 玉置 洋一, 佐藤 久子, 増田 弘生, 松尾 仁司, 井原 茂男, 鳥谷部 達, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 高速バイポーラトランジスタの設計効率化を目的として,0.5μmデバイスをベンチマークに用いたプロセス, デバイスシミュレーション技術の開発を行った。シミュレーション技術を高速バイポーラトランジスタに適用するために,プロセスシミュレータにおける不純物分布予測の高精度化とデバイスシミュレータにおけるポリシリコンエミッタのモデル化を検討した.不純物分布予測の高精度化では欠陥による不純物拡散の増速効果を評価し,ポリシリコンエミッタのモデル化では界面酸化膜の新モデルを提案した.その結果,電流増幅率h_FE>と遮断周波数f_Tのシミュレーション結果は実測値と誤差10%以内で一致した. |
| 抄録(英) | An efficient design methodology for high-speed bipolar transistors has been developed using process and device simulation, taking into account defect induced transient enhanced and a more accurate polysilicon emitter model.The enhancement factor of transient diffusion was extracted from measurements for preceise prediction of the impurity profile,and a new model for interfacial oxide was developed for the polysilicon emitter.As a result, prediction errors of current gain h_FE> and cut-off frequency f_T were reduced to less than 10%. |
| キーワード(和) | プロセスシミュレーション / デバイスシミュレーション / バイポーラトランジスタ / 増速拡散効果 / ポリシリコンエミッタ / 界面酸化膜 |
| キーワード(英) | process simulation / device simulation / bipolar transistor / transient enhanced diffusion / polysilicon emitter / interfacial oxide |
| 資料番号 | ED94-57,SDM94-94,VLD94-54 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1994/9/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | プロセス/デバイスシミュレータによる高速バイポーラトランジスタの性能予測 |
| サブタイトル（和） | |
| タイトル（英） | Prediction of high-speed bipolar transistor properties by process and device Simulaton |
| サブタイトル（和） | |
| キーワード(1)（和/英） | プロセスシミュレーション / process simulation |
| キーワード(2)（和/英） | デバイスシミュレーション / device simulation |
| キーワード(3)（和/英） | バイポーラトランジスタ / bipolar transistor |
| キーワード(4)（和/英） | 増速拡散効果 / transient enhanced diffusion |
| キーワード(5)（和/英） | ポリシリコンエミッタ / polysilicon emitter |
| キーワード(6)（和/英） | 界面酸化膜 / interfacial oxide |
| 第 1 著者 氏名（和/英） | 丸山 貴志子 / Kishiko Maruyama |
| 第 1 著者 所属（和/英） | 日立製作所中央研究所 Central Research Laboratory,Hitachi,Ltd. |
| 第 2 著者 氏名（和/英） | 玉置 洋一 / Yoichi Tamaki |
| 第 2 著者 所属（和/英） | 日立製作所デバイス開発センタ Device Development Center,Hitachi,Ltd. |
| 第 3 著者 氏名（和/英） | 佐藤 久子 / Hisako Sato |
| 第 3 著者 所属（和/英） | 日立製作所デバイス開発センタ Device Development Center,Hitachi,Ltd. |
| 第 4 著者 氏名（和/英） | 増田 弘生 / Hiroo Masuda |
| 第 4 著者 所属（和/英） | 日立製作所デバイス開発センタ Device Development Center,Hitachi,Ltd. |
| 第 5 著者 氏名（和/英） | 松尾 仁司 / Hitoshi Matsuo |
| 第 5 著者 所属（和/英） | 日立製作所中央研究所 Central Research Laboratory,Hitachi,Ltd. |
| 第 6 著者 氏名（和/英） | 井原 茂男 / Sigeo Ihara |
| 第 6 著者 所属（和/英） | 日立製作所中央研究所 Central Research Laboratory,Hitachi,Ltd. |
| 第 7 著者 氏名（和/英） | 鳥谷部 達 / Toru Toyabe |
| 第 7 著者 所属（和/英） | 東洋大学工学部情報工学科 Department of Information and Computer Sciences,Faculty of Engineering,Toyo University |
| 発表年月日 | 1994/9/14 |
| 資料番号 | ED94-57,SDM94-94,VLD94-54 |
| 巻番号（vol） | vol.94 |
| 号番号（no） | 231 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |