| 講演名 | 1994/9/13 イオン注入後の熱処理による転位ループ成長とボロン再分布の検討 上沢 兼一, 内田 尚志, 池澤 健夫, 羽根 正巳, 松木 武雄, 加藤 治男, 石田 宏一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ボロンが一様濃度で分布するp型シリコン基板に対するひ素イオン注入後の熱処理時における転位ループの成長と基板中のボロンの再分布について検討した。ボロンー格子間シリコンペア(BI)を拡散種とする非平衡ボロン拡散モデルに基づき、転位ループによる点欠陥とBIの捕獲を考慮することにより転位ループ成長とボロン再分布のモデル化を行った。この物理的根拠に基づくモデルを用いたシミュレーションによって、非平衡拡散が支配的である短時間熱処理においても、転位ループ成長とボロン再分布について実験結果とのよい一致がみられた。 |
| 抄録(英) | The dislocation loop growth and the redistribution of boron in p- type silicon substrate during the post arsenic implantation annealing are studied.Both the dislocation loop growth and boron redistribution are modeled considering the capture of the diffusion species(boron-interstitial silicon pair)by the loop, based on non-equilibrium boron diffusion model.These phenomena are well explained by this physically based model,even for annealing in very short time in which nonequilibrium diffusion is dominant. |
| キーワード(和) | ボロン再分布 / 転位ループ / 点欠陥 / ボロンー格子間シリコンペア / 非平衡拡散 |
| キーワード(英) | Boron Redistribution / Dislocation Loop / Point Defect / Boron- Interstitial Pair / Non-equilibrium Diffusion |
| 資料番号 | ED94-50,SDM94-87,VLD94-47 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1994/9/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | イオン注入後の熱処理による転位ループ成長とボロン再分布の検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study on the Dislocation Loop Growth and Boron Redistribution During the Post Implantation Annealing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ボロン再分布 / Boron Redistribution |
| キーワード(2)（和/英） | 転位ループ / Dislocation Loop |
| キーワード(3)（和/英） | 点欠陥 / Point Defect |
| キーワード(4)（和/英） | ボロンー格子間シリコンペア / Boron- Interstitial Pair |
| キーワード(5)（和/英） | 非平衡拡散 / Non-equilibrium Diffusion |
| 第 1 著者 氏名（和/英） | 上沢 兼一 / Kenichi Uwasawa |
| 第 1 著者 所属（和/英） | 日本電気 NEC Corporation |
| 第 2 著者 氏名（和/英） | 内田 尚志 / Takashi Uchida |
| 第 2 著者 所属（和/英） | 北海道工業大学 Hokkaido Institute of Technology |
| 第 3 著者 氏名（和/英） | 池澤 健夫 / Takeo Ikezawa |
| 第 3 著者 所属（和/英） | NEC情報システムズ NEC Informatec Systems Ltd. |
| 第 4 著者 氏名（和/英） | 羽根 正巳 / Masami Hane |
| 第 4 著者 所属（和/英） | 日本電気 NEC Corporation |
| 第 5 著者 氏名（和/英） | 松木 武雄 / Takeo Matsuki |
| 第 5 著者 所属（和/英） | 日本電気 NEC Corporation |
| 第 6 著者 氏名（和/英） | 加藤 治男 / Haruo Kato |
| 第 6 著者 所属（和/英） | 日本電気 NEC Corporation |
| 第 7 著者 氏名（和/英） | 石田 宏一 / Koichi Ishida |
| 第 7 著者 所属（和/英） | 日本電気 NEC Corporation |
| 発表年月日 | 1994/9/13 |
| 資料番号 | ED94-50,SDM94-87,VLD94-47 |
| 巻番号（vol） | vol.94 |
| 号番号（no） | 230 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |