| 講演名 | 1998/6/19 PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術 柏倉 正一郎, 塩田 哲義, 柴本 亘, 井上 淳樹, 大江 良一, 松永 祐介, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 新しい低消費電力技術としてPLT(Partial Low Threshold)-CMOSを提唱する。PLT-CMOSは閾値の異なる2種類のトランジスタを用いたセルで構成され、面積オーバーヘッドなしに低電圧下での高速動作とスタンバイモードでのリーク電流抑止を実現する。既存のゲートレベルネットリストをリマッピングして新しいネットリストを生成するため、既存のCADフローをほとんど変更せずにインプリメントできる。0.25μmDual Vth CMOSプロセスを用いた16x16b積和器のシミュレーションの結果、従来の積和器に比べて24%の消費電力削減効果があることがわかった。 |
| 抄録(英) | This paper describes the design method using gates which are partially replaced by low Vth transistors. Using dual Vth transistors in a gate, we can achieve a circuit which is faster at low supply voltage and has small leakage current in a stand-by mode whithout any area penalty. From simulation result of a 16x16b Mac on our 0.25μm Dual Vth CMOS process, total power dissipartion can be reduced by 24% as compared with conventional circuit. |
| キーワード(和) | 低消費電力技術 / 低電圧 / リーク電流 / リマッピング / 多閾値トランジスタ |
| キーワード(英) | low power technology / low voltage / leakage current / re-mapping / dual vth transistor |
| 資料番号 | ED98-74,SDM98-74,ICD98-73 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1998/6/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | PLT(Partial Low Threshold)-CMOSを用いた低消費電力技術 |
| サブタイトル（和） | |
| タイトル（英） | PLT(Partial Low Threshold)-CMOS scheme for low power applications |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低消費電力技術 / low power technology |
| キーワード(2)（和/英） | 低電圧 / low voltage |
| キーワード(3)（和/英） | リーク電流 / leakage current |
| キーワード(4)（和/英） | リマッピング / re-mapping |
| キーワード(5)（和/英） | 多閾値トランジスタ / dual vth transistor |
| 第 1 著者 氏名（和/英） | 柏倉 正一郎 / Shoichiro Kashiwakura |
| 第 1 著者 所属（和/英） | (株)富士通研究所 FUJITSU LABORATORIES LIMITED |
| 第 2 著者 氏名（和/英） | 塩田 哲義 / Tetsuyoshi Shiota |
| 第 2 著者 所属（和/英） | (株)富士通研究所 FUJITSU LABORATORIES LIMITED |
| 第 3 著者 氏名（和/英） | 柴本 亘 / Wataru Shibamoto |
| 第 3 著者 所属（和/英） | (株)富士通研究所 FUJITSU LABORATORIES LIMITED |
| 第 4 著者 氏名（和/英） | 井上 淳樹 / Atsuki Inoue |
| 第 4 著者 所属（和/英） | (株)富士通研究所 FUJITSU LABORATORIES LIMITED |
| 第 5 著者 氏名（和/英） | 大江 良一 / Ryoichi Ohe |
| 第 5 著者 所属（和/英） | (株)富士通研究所 FUJITSU LABORATORIES LIMITED |
| 第 6 著者 氏名（和/英） | 松永 祐介 / Yusuke Matsunaga |
| 第 6 著者 所属（和/英） | (株)富士通研究所 FUJITSU LABORATORIES LIMITED |
| 発表年月日 | 1998/6/19 |
| 資料番号 | ED98-74,SDM98-74,ICD98-73 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 117 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |