講演名 | 1998/6/19 高速低電力GaAsディレイフリップフロップの設計、試作、評価 佐藤 輝忠, 榎本 忠儀, 廣部 厚紀, 岩田 治也, 大橋 政芳, 藤井 正浩, 吉田 信秀, 浅井 周二, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 0.25μm GaAs HJFET技術を用いて、ネガティブエッジ形ディレイフリップフロップ(D-FF)を設計・試作・評価した。本D-FFのチップサイズは592×662μm^2、活性領域面積は113×178μm^2である。電源電圧(V_ |
抄録(英) | A delay flip-flop(D-FF)was fabricated by using 0.25μm GaAs HJFET technology. The chip size is 592×662μm^2 and an active area is 113×178μm^2. The maximum operating clock frequencies(f_ |
キーワード(和) | GaAsHJFET / ディレイフリップフロップ / ラッチ |
キーワード(英) | GaAs HJFET / Delay Flip-Flop / Latch |
資料番号 | ED98-69,SDM98-69,ICD98-68 |
発行日 |
研究会情報 | |
研究会 | ED |
---|---|
開催期間 | 1998/6/19(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Electron Devices (ED) |
---|---|
本文の言語 | JPN |
タイトル(和) | 高速低電力GaAsディレイフリップフロップの設計、試作、評価 |
サブタイトル(和) | |
タイトル(英) | A High Speed and Low Power GaAs Delay Flip-Flop |
サブタイトル(和) | |
キーワード(1)(和/英) | GaAsHJFET / GaAs HJFET |
キーワード(2)(和/英) | ディレイフリップフロップ / Delay Flip-Flop |
キーワード(3)(和/英) | ラッチ / Latch |
第 1 著者 氏名(和/英) | 佐藤 輝忠 / T. Satoh |
第 1 著者 所属(和/英) | 中央大学 Chuo University |
第 2 著者 氏名(和/英) | 榎本 忠儀 / T. Enomoto |
第 2 著者 所属(和/英) | 中央大学 Chuo University |
第 3 著者 氏名(和/英) | 廣部 厚紀 / A. Hirobe |
第 3 著者 所属(和/英) | 中央大学 Chuo University |
第 4 著者 氏名(和/英) | 岩田 治也 / H. Iwata |
第 4 著者 所属(和/英) | 中央大学 Chuo University |
第 5 著者 氏名(和/英) | 大橋 政芳 / M. Oh-hashi |
第 5 著者 所属(和/英) | 中央大学 Chuo University |
第 6 著者 氏名(和/英) | 藤井 正浩 / M. Fujii |
第 6 著者 所属(和/英) | 日本電気(株) NEC Corporation |
第 7 著者 氏名(和/英) | 吉田 信秀 / N. Yoshida |
第 7 著者 所属(和/英) | 日本電気(株) NEC Corporation |
第 8 著者 氏名(和/英) | 浅井 周二 / S. Asai |
第 8 著者 所属(和/英) | 日本電気(株) NEC Corporation |
発表年月日 | 1998/6/19 |
資料番号 | ED98-69,SDM98-69,ICD98-68 |
巻番号(vol) | vol.98 |
号番号(no) | 117 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |