| 講演名 | 1993/6/25 SST-1Cを用いた超高速ゲートアレイの検討 川野 龍介, 富樫 稔, 小林 由治, 山口 力, 鈴木 正雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 0.5μmシリコンバイポーラSST-1Cを用いて内部論理ゲート数216の超高速ECLゲートアレイを設計・試作により検討した。高速性と同時にチップの低消費電力化も考慮し、14通りの抵抗値を選択できる基本セル下地を設け、各セルごとの電流値の調整により、チップ全体の消費電力の最適化を行える構成を採用した。この基本セル下地を用いて消費電力1.2Wで9.0Gb, sの4:1マルチプレクサを実現した。また、I/Oインタフェースとして、ECLインタフェースの他に超高速インタフェースとして送受端整合を施したコレクタレベル出力バッファを検討し、9.0Gb/s動作で良好なアイパタンを得た。 |
| 抄録(英) | This ultra-high speed 216-gate ECL array uses 0.5μm silicon bipo lar technology SST-1C.The current value of the internal cell is variable.Total power consumption of the gate array is optimized by means of varying the current of each cells.A fabricated 4: 1multiplexer operate up to 9.0Gb, s.The total power consumption of the chip is 1.2W including the I/O buffers.In order to prevent signal reflection for high speed transmission,We introduced the collector level output buffers with output terminating resistors besides the input ones.This output buffer operate at 9.0Gb/s with good eye pattern. |
| キーワード(和) | ECLアレイ / シリコンバイポーラ / SST-1C / 超高速インタフェース / 電力最適化 |
| キーワード(英) | ECL array, / Si bipolar transistor, / SST-1C, / ultra-high speed interface, / power optimization |
| 資料番号 | ED93-53,ICD93-52 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1993/6/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SST-1Cを用いた超高速ゲートアレイの検討 |
| サブタイトル（和） | |
| タイトル（英） | A 9.0Gb/s Si ECL Array with Ultra-high speed Interface |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ECLアレイ / ECL array, |
| キーワード(2)（和/英） | シリコンバイポーラ / Si bipolar transistor, |
| キーワード(3)（和/英） | SST-1C / SST-1C, |
| キーワード(4)（和/英） | 超高速インタフェース / ultra-high speed interface, |
| キーワード(5)（和/英） | 電力最適化 / power optimization |
| 第 1 著者 氏名（和/英） | 川野 龍介 / Ryusuke Kawano |
| 第 1 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 2 著者 氏名（和/英） | 富樫 稔 / Minoru Togashi |
| 第 2 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 3 著者 氏名（和/英） | 小林 由治 / Yoshidi Kobayashi |
| 第 3 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 4 著者 氏名（和/英） | 山口 力 / Chikara Yamaguchi |
| 第 4 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 5 著者 氏名（和/英） | 鈴木 正雄 / Masao Suzuki |
| 第 5 著者 所属（和/英） | NTTエレクトロニクステクノロジー NTT Electronics Technology |
| 発表年月日 | 1993/6/25 |
| 資料番号 | ED93-53,ICD93-52 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 112 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |