| 講演名 | 1993/9/16 四面体Delaunay分割を用いた3次元配線シミュレータの開発 秋山 豊, 麻多 進, 熊代 成孝, 田辺 記生, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 3次元任意形状配線における配線容量, 抵抗/インダクタンスなどの配線寄生パラメータを計算する配線シミュレータを開発した。数値誤差による四面体Delaunay分割破綻を避けるため、新節点を含む四面体群の最外殻三角形と新節点の位置情報から数値誤差による判定誤りを検出し、判定誤りを修正する方法を示した。また、四面体要素とユーザ定義立体との交差の解消、四面体要素の外心が物質境界の外に出ている四面体の解消を行った。四面体分割に要する時間は、節点数nに対してO(n^1.5>)である。DRAMのセル/ビット線部分をテスト構造とした容量解析で、節点数が20000点の時に容量値の誤差が2パーセント以下に収まり、全解析時間はR4000(50MHz)搭載のEWS4800/350にて約18分である。 |
| 抄録(英) | An accurate three-dimensional(3D)LCR simulator which can handle any arbitrary interconnect structure has been developed.Failure of Delaunay tetrahedral partitioning due to numerical errors is avoided by using the element topological information.To represent the 3D shape correctly,tetrahedral elements which intersect the solid interface and whose circumsphere centers are out of their own material regions are removed.Exact Delaunay tetrahedral discretization is obtained in 3D shape with the CPU cost proportional to O(n^1.5>)where n is the node number.The calculated capacitance is accurate to less than 2 percent when n is 20000 in a test structure for DRAM cell, bit lines,and the total CPU time is about 18 min on a RISC R4000(50 MHz)based EWS4800/350. |
| キーワード(和) | 3次元任意形状 / 3次元配線シミュレータ / コントロールボリューム法 / 四面体要素分割 / Delaunay分割 / 数値誤差 |
| キーワード(英) | 3D arbitrary structure / 3D interconect simulator / Control volume method / Tefrahedral partitioning / Delaunay partitioning / Numerical errors |
| 資料番号 | ED93-80,SDM93-94,VLD93-35 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1993/9/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 四面体Delaunay分割を用いた3次元配線シミュレータの開発 |
| サブタイトル（和） | |
| タイトル（英） | A Three-Dimensional Interconcect Simulator with a Robast Delauney Terrahedral Partitioning Algorithm |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 3次元任意形状 / 3D arbitrary structure |
| キーワード(2)（和/英） | 3次元配線シミュレータ / 3D interconect simulator |
| キーワード(3)（和/英） | コントロールボリューム法 / Control volume method |
| キーワード(4)（和/英） | 四面体要素分割 / Tefrahedral partitioning |
| キーワード(5)（和/英） | Delaunay分割 / Delaunay partitioning |
| キーワード(6)（和/英） | 数値誤差 / Numerical errors |
| 第 1 著者 氏名（和/英） | 秋山 豊 / Yutaka Akiyama |
| 第 1 著者 所属（和/英） | NECULSIデバイス開発研究所 ULSI Device Development Laboratories,NEC Corporation. |
| 第 2 著者 氏名（和/英） | 麻多 進 / Susumu Asada |
| 第 2 著者 所属（和/英） | NECULSIデバイス開発研究所 ULSI Device Development Laboratories,NEC Corporation. |
| 第 3 著者 氏名（和/英） | 熊代 成孝 / Shigetaka Kumashiro |
| 第 3 著者 所属（和/英） | NECULSIデバイス開発研究所 ULSI Device Development Laboratories,NEC Corporation. |
| 第 4 著者 氏名（和/英） | 田辺 記生 / Norio Tanabe |
| 第 4 著者 所属（和/英） | NECULSIデバイス開発研究所 ULSI Device Development Laboratories,NEC Corporation. |
| 発表年月日 | 1993/9/16 |
| 資料番号 | ED93-80,SDM93-94,VLD93-35 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 216 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |