| 講演名 | 1996/6/21 0.25μm CMOS/SIMOXゲートアレイLSI 沢田 博俊, 井野 正行, 西村 和好, 首藤 啓樹, 山越 公洋, 石原 隆子, 門 勇一, 土屋 敏章, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 低ドーズSIMOX基板上に完全空き型のMOSFETを形成したプロセス技術を用い、300Kゲート(30万素子)を搭載する0.25μmゲートアレイLSIを試作した。120KGのテストチップについて、従来のバルクLSIとの比較を行ない、2V電源においてSIMOX LSIが25%高速になることを明らかにした。また、テストチップにおける全ネットの配線容量を分析し、隣接、層間を考慮した場合の配線容量が考慮しない場合の約2.2倍の容量になることを明らかにした。 |
| 抄録(英) | A 0.25 μm CMOS/SIMOX 300KG (3M-transistors) gate array LSI was fabricated using fully depleted MOSFETs on a low dose SIMOX substrate. The performance of a test LSI with 120-KG was compared with that of a bulk/CMOS gate array. The operating speed of the SIMOX LSI is 25% higher at 2V than that of the bulk LSI. Investigating all wire capacitances of the test LSI, the capacitance, including the effect between different layers and between neighboring lines, is about 2.2 times larger than that of the case without these effects. |
| キーワード(和) | CMOS / SIMOX / SOI / ゲートアレイ / 配線容量 |
| キーワード(英) | CMOS / SIMOX / SOI / Gate Array / Wire Capacitance |
| 資料番号 | ED96-64,SDM96-47,ICD96-67 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1996/6/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 0.25μm CMOS/SIMOXゲートアレイLSI |
| サブタイトル（和） | |
| タイトル（英） | 0.25μm CMOS/SIMOX Gate Array LSI |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CMOS / CMOS |
| キーワード(2)（和/英） | SIMOX / SIMOX |
| キーワード(3)（和/英） | SOI / SOI |
| キーワード(4)（和/英） | ゲートアレイ / Gate Array |
| キーワード(5)（和/英） | 配線容量 / Wire Capacitance |
| 第 1 著者 氏名（和/英） | 沢田 博俊 / Hirotoshi Sawada |
| 第 1 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 2 著者 氏名（和/英） | 井野 正行 / Masayuki Ino |
| 第 2 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 3 著者 氏名（和/英） | 西村 和好 / Kazuyoshi Nishimura |
| 第 3 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 4 著者 氏名（和/英） | 首藤 啓樹 / Hiroki Suto |
| 第 4 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 5 著者 氏名（和/英） | 山越 公洋 / Kimihiro Yamakoshi |
| 第 5 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 6 著者 氏名（和/英） | 石原 隆子 / Takako Ishihara |
| 第 6 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 7 著者 氏名（和/英） | 門 勇一 / Yuichi Kado |
| 第 7 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 8 著者 氏名（和/英） | 土屋 敏章 / Toshiaki Tsuchiya |
| 第 8 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 発表年月日 | 1996/6/21 |
| 資料番号 | ED96-64,SDM96-47,ICD96-67 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 108 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |