講演名 1996/6/20
電流源制御方式に基づく低電力高性能VLSIシステム
風間 哲, 羽生 貴弘, 亀山 充隆,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年、集積回路の高性能化はもとより、低電圧化が強く要求されている。筆者らは低電圧時に高速動作を可能にする、ソース結合形回路に基づく電流モード多値集積回路を提案してきた。本稿では、ソース結合形回路において、その電流源であるトランジスタをオフにすることにより、クリティカルパスに回路を付加することなく、さらに低電力化を実現する回路方式を提案する。すなわち、ソース結合形電流モード多値集積回路において、データが到来している回路の電流源をオンにすることで、最小の電力消費で高速な動作を実現する。その結果、54×54ビット乗算器において、従来の構成と比較して、その高速性を損なうことなく、消費電力を約5分の1に減少させることが可能となる。また、シミュレーションにより消費電力を正規化した条件下で動作周波数を評価したところ、2値CMOS回路による構成と比較して、電源電圧1.5V時に約1.3倍の高速化が達成できることを明らかにしている。
抄録(英) A new multiple-valued current-mode differential logic circuit is presented for high-speed operations with low-power dissipation. All the current sources are turned off in the non-active circuits, so that their current flows become zero. To control current sources, critical path is not increased by directly controlling the gate of each current source, which keeps high-speed operations with low-power dissipation. As a result, the power dissipation of the proposed multiplier can be reduced to less than 20% of a conventional multiple-valued one with keeping the same multiplication speed. In addition, under the same power dissipation with the supply voltage of 1.5V, the operating speed of the proposed multiplier is 1.3 times faster than that of a binary CMOS multiplier.
キーワード(和) 電流モード多値集積回路 / ソース結合形回路 / 電流源制御 / Signed-Digit数乗算器
キーワード(英) current-mode multiple-valued integrated circuit / source-coupled circuit / current-source control / signed-digit multiplier
資料番号 ED96-50,SDM96-33,ICD96-53
発行日

研究会情報
研究会 ED
開催期間 1996/6/20(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Electron Devices (ED)
本文の言語 JPN
タイトル(和) 電流源制御方式に基づく低電力高性能VLSIシステム
サブタイトル(和)
タイトル(英) Switched-Current Control Architecture for Low-Power High-Performance VLSI Systems
サブタイトル(和)
キーワード(1)(和/英) 電流モード多値集積回路 / current-mode multiple-valued integrated circuit
キーワード(2)(和/英) ソース結合形回路 / source-coupled circuit
キーワード(3)(和/英) 電流源制御 / current-source control
キーワード(4)(和/英) Signed-Digit数乗算器 / signed-digit multiplier
第 1 著者 氏名(和/英) 風間 哲 / Satoshi Kazama
第 1 著者 所属(和/英) 東北大学大学院情報科学研究科
Graduate School of Information Sciences, Tohoku University
第 2 著者 氏名(和/英) 羽生 貴弘 / Takahiro Hanyu
第 2 著者 所属(和/英) 東北大学大学院情報科学研究科
Graduate School of Information Sciences, Tohoku University
第 3 著者 氏名(和/英) 亀山 充隆 / Michitaka Kameyama
第 3 著者 所属(和/英) 東北大学大学院情報科学研究科
Graduate School of Information Sciences, Tohoku University
発表年月日 1996/6/20
資料番号 ED96-50,SDM96-33,ICD96-53
巻番号(vol) vol.96
号番号(no) 107
ページ範囲 pp.-
ページ数 8
発行日