| 講演名 | 1996/6/20 グリッチキャンセラーによる積和器の低消費電力化 福士 功, 塩田 哲雄, 島内 由紀, 国安 良男, 能勢 政典, 数藤 哲, 助川 和雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | CMOS集積回路内で発生するグリッチを消去し信号はそのまま通すグリッチキャンセラー回路を提案する。不要なグリッチにより消費されるダイナミック電流を削減し消費電力を低減できる。グリッチキャンセラー自身の電カによる電力増より削減する電カのほうが大きくなる条件を示した。0.5μm音声コーデックDSP内の16bit積和器にグリッチキャンセラーを適用した場合のグリッチ消去の効果を示した。積和器の出力バッファ部では62%、積和器全体でも20%の電力削減となる。 |
| 抄録(英) | A new glitch canceler circuit has been developed that saves active-power by canceling unwanted glitches and eventually reducing effective transition activity. On a signal line with a large load capacitance and a high glitching ratio, the power reduction from using the glitch canceler is greater than its own power consumption. In a 16-bit Multiplier-Accumulator implemented in a 0.5μm DSP, the glitch canceler circuit reduces active power by 20%. Specifically, the output bus power of the Multiplier-Accumulator is reduced by 62%. |
| キーワード(和) | グリッチ / グリッチキャンセラー / 動作率 / 低消費電力 / DSP / 積和器 |
| キーワード(英) | glitch / glitch-canceler / activity / low-power / Multiplier-Accumulator |
| 資料番号 | ED96-44,SDM96-27,ICD96-47 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1996/6/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | グリッチキャンセラーによる積和器の低消費電力化 |
| サブタイトル（和） | |
| タイトル（英） | Power Saving Of Multiplier-Accumulator Using Glitch Canceler Circuit |
| サブタイトル（和） | |
| キーワード(1)（和/英） | グリッチ / glitch |
| キーワード(2)（和/英） | グリッチキャンセラー / glitch-canceler |
| キーワード(3)（和/英） | 動作率 / activity |
| キーワード(4)（和/英） | 低消費電力 / low-power |
| キーワード(5)（和/英） | DSP / Multiplier-Accumulator |
| キーワード(6)（和/英） | 積和器 |
| 第 1 著者 氏名（和/英） | 福士 功 / Isao Fukushi |
| 第 1 著者 所属（和/英） | (株)富士通研究所システムLSI開発研究所LSIテクノロジ研究部 Fujitsu Laboratories Ltd. |
| 第 2 著者 氏名（和/英） | 塩田 哲雄 / Tetsuyoshi Shiota |
| 第 2 著者 所属（和/英） | (株)富士通研究所システムLSI開発研究所LSIテクノロジ研究部 Fujitsu Laboratories Ltd. |
| 第 3 著者 氏名（和/英） | 島内 由紀 / Yoshiki Shimauchi |
| 第 3 著者 所属（和/英） | (株)富士通研究所システムLSI開発研究所LSIテクノロジ研究部 Fujitsu Laboratories Ltd. |
| 第 4 著者 氏名（和/英） | 国安 良男 / Yoshio Kuniyasu |
| 第 4 著者 所属（和/英） | 富士通(株) Fujitsu Ltd. |
| 第 5 著者 氏名（和/英） | 能勢 政典 / Masanori Nose |
| 第 5 著者 所属（和/英） | 富士通(株) Fujitsu Ltd. |
| 第 6 著者 氏名（和/英） | 数藤 哲 / Satoru Sudo |
| 第 6 著者 所属（和/英） | 富士通(株) Fujitsu Ltd. |
| 第 7 著者 氏名（和/英） | 助川 和雄 / Kazuo Sukegawa |
| 第 7 著者 所属（和/英） | 富士通(株) Fujitsu Ltd. |
| 発表年月日 | 1996/6/20 |
| 資料番号 | ED96-44,SDM96-27,ICD96-47 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 107 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |