| 講演名 | 1997/1/24 スパイクゲート構造による高効率低歪みGaAsパワーFET 古川 秀利, 田中 毅, 竹中 浩, 上田 哲三, 福井 武司, 上田 大助, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | スバイクゲート構造により1.5Vで動作する高効率、低歪みGaAsパワーFETを開発した。このスバイクゲート構造は実効ゲート長がきわめて小さいことが特長である。このゲート構造を用いたFETはゲート幅1mmあたりのオン抵抗が1.9Ωと低く、且つ5mSの低ドレイシコシダクタンスを実現している。S-パラメータから求められる1.5V動作下での最高発振周波数(fmax)は30GHz以上あった。このスバイクゲートFETはドレイン電流の周波数分散が従来構造のFETに比べ小さく、表面トラッピング効果の影響に対しても有効な構造と言える。またドレイン電圧1.5Vの下で周波数925MHzのπ/4-shift QPSK変調信号に対し、ゲート幅36mmのスバイクゲートFETは31.0dBm出力時に52%の電力付加効率を示した。50KHz離調の隣接チャネル漏洩電力は、31.0dBm出力時で-51dBcであった。 |
| 抄録(英) | A GaAs power FET employing a spike-gate structure has been developed for the high efficiency and low distortion operation under the extremely low supply voltage of 1.5V. This spike-gate FET is featured by unique gate structure that has almost zero effective gate length. The spike-gate provides both the low on-resistance of 1.9Ω(at Wg=1mm) and low drain conductance of 5mS/mm. Maximum frequency of oscillation (fmax) is over 30GHz that is smaller for the spike-gate FET than for the conventional on as the decrease of the supply voltage. The spike-gate FET was found to be insensitive to the surface trapping effects. It showed only few percentage's frequency dispersion of drain current at 1MHz comparing with that under DC condition. In π/4 shift-QPSK modulation system, the implemented device achieved the output power of 31.0dBm with 52% power-added efficiency and -51dBc adjacent channel leakage power at the frequency of 925MHz under the drain supply voltage of 1.5V. |
| キーワード(和) | パワーFET / オン抵抗 / ドレインコンダクタンス / ディジタル移動体通信 / 周波数分散 / π/4-shift QPSK |
| キーワード(英) | power FET / on-resistance / drain conductance / Digital mobile communication / π/4-shift QPSK / Frequency dispersion |
| 資料番号 | ED96-200,MW96-163,IDC96-188 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1997/1/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | スパイクゲート構造による高効率低歪みGaAsパワーFET |
| サブタイトル（和） | |
| タイトル（英） | High Power-added Efficiency and Low Distortion GaAs Power FET Employing Spike-gate Structure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | パワーFET / power FET |
| キーワード(2)（和/英） | オン抵抗 / on-resistance |
| キーワード(3)（和/英） | ドレインコンダクタンス / drain conductance |
| キーワード(4)（和/英） | ディジタル移動体通信 / Digital mobile communication |
| キーワード(5)（和/英） | 周波数分散 / π/4-shift QPSK |
| キーワード(6)（和/英） | π/4-shift QPSK / Frequency dispersion |
| 第 1 著者 氏名（和/英） | 古川 秀利 / H Furukawa |
| 第 1 著者 所属（和/英） | 松下電子工業株式会社電子総合研究所 Electronics Research Laboratory, Matsushita Electronics Corporation |
| 第 2 著者 氏名（和/英） | 田中 毅 / T Tanaka |
| 第 2 著者 所属（和/英） | 松下電子工業株式会社電子総合研究所 Electronics Research Laboratory, Matsushita Electronics Corporation |
| 第 3 著者 氏名（和/英） | 竹中 浩 / H Takenaka |
| 第 3 著者 所属（和/英） | 松下電子工業株式会社電子総合研究所 Electronics Research Laboratory, Matsushita Electronics Corporation |
| 第 4 著者 氏名（和/英） | 上田 哲三 / T Ueda |
| 第 4 著者 所属（和/英） | 松下電子工業株式会社電子総合研究所 Electronics Research Laboratory, Matsushita Electronics Corporation |
| 第 5 著者 氏名（和/英） | 福井 武司 / T Fukui |
| 第 5 著者 所属（和/英） | 松下電子工業株式会社電子総合研究所 Electronics Research Laboratory, Matsushita Electronics Corporation |
| 第 6 著者 氏名（和/英） | 上田 大助 / D Ueda |
| 第 6 著者 所属（和/英） | 松下電子工業株式会社電子総合研究所 Electronics Research Laboratory, Matsushita Electronics Corporation |
| 発表年月日 | 1997/1/24 |
| 資料番号 | ED96-200,MW96-163,IDC96-188 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 462 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |