講演名 1997/1/24
PHS送信系用1.9GHzシリコンバイポーラ可変減衰器
大高 章二, 谷本 洋, 渡部 秀二, 前田 忠彦,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 4dBステップ28dBのGHz帯PHS送信用可変減衰器を高速シリコンバイポーラ技術を用いて試作した。本可変減衰器は、従来の受信用IF段可変利得増幅器を基に以下に示すRF帯減衰器特有の改良を加えた構成をとる。減衰量切り替え回路の負荷は数百Ωの低抵抗で十分であり、減衰量切り替え回路を縦列接続するためのバッファ回路を大幅な周波数特性劣化を伴うことなく削減できる。これにより、低消費電力化が可能となる。さらに、減衰量切り替え回路では、最大減衰量を制限する寄生キャパシタを小さくする回路構成をとった。可変減衰器の特性は、最大減衰量28dB以上、減衰量の設定誤差1.2dB以下、変調精度4%以下である。消費電流はRFインタフェース回路を含め21mA、電源電圧は2.7V。ICのチップ面積は1.1mm×0.5mmである。
抄録(英) A 4-dB step 28-dB variable attenuator for a 1.9-GHz PHS transmitter was fabricated using Si-bipolar technology. A conventional IF variable amplifier for a receiver was improved to produce an RF band attenuator as follows. The buffer circuits for the impedance converter were removed in each attenuation switchable stage because load resistors of a few hundred ohms were sufficient for the attenuator. This indicates that the attenuator operates in low power consumption. Moreover, a novel attenuation switchable stage configuration to reduce parasitic capacitance limiting the maximum attenuation level was introduced. A maximum attenuation of over 28dB, an attenuation accuracy within 1.2dB, and a vector modulation error of less than 4% were obtained by measurement. The attenuator consumes 21mA with 2.7V supply voltage and occupies an area measuring 1.1mm×0.5mm.
キーワード(和) 可変減衰器 / 変調精度 / バイポーラトランジスタ / 送信系 / PHS
キーワード(英) Variable attenuator / Vector modulation error / Bipolar transistor / Transmitter / PHS
資料番号 ED96-198,MW96-161,IDC96-186
発行日

研究会情報
研究会 ED
開催期間 1997/1/24(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Electron Devices (ED)
本文の言語 JPN
タイトル(和) PHS送信系用1.9GHzシリコンバイポーラ可変減衰器
サブタイトル(和)
タイトル(英) A 1.9-GHz Si-Bipolar Variable Attenuator for PHS Transmitter
サブタイトル(和)
キーワード(1)(和/英) 可変減衰器 / Variable attenuator
キーワード(2)(和/英) 変調精度 / Vector modulation error
キーワード(3)(和/英) バイポーラトランジスタ / Bipolar transistor
キーワード(4)(和/英) 送信系 / Transmitter
キーワード(5)(和/英) PHS / PHS
第 1 著者 氏名(和/英) 大高 章二 / Shoji Otaka
第 1 著者 所属(和/英) (株)東芝研究開発センター
R&D Center, Toshiba Corp.
第 2 著者 氏名(和/英) 谷本 洋 / Hiroshi Tanimoto
第 2 著者 所属(和/英) (株)東芝研究開発センター
R&D Center, Toshiba Corp.
第 3 著者 氏名(和/英) 渡部 秀二 / Shuji Watanabe
第 3 著者 所属(和/英) 半導体システムセンター
LSI Division, I, Semiconductor Group, Toshiba Corp.
第 4 著者 氏名(和/英) 前田 忠彦 / Tadahiko Maeda
第 4 著者 所属(和/英) (株)東芝研究開発センター
R&D Center, Toshiba Corp.
発表年月日 1997/1/24
資料番号 ED96-198,MW96-161,IDC96-186
巻番号(vol) vol.96
号番号(no) 462
ページ範囲 pp.-
ページ数 6
発行日