| 講演名 | 2001/12/14 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(<特集テーマ>:「LSIシステムの実装・モジュール化, テスト技術, 一般) 武田 晃一, 相本 代志治, 中村 和之, 益岡 宗明, 石川 勝之, 野田 研二, 竹島 俊夫, 室谷 樹徳, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 外界の温度に関わらず、不良セルの検出を可能とするために擬似的に最悪条件を再現するBIST方式を開発した。この疑似最悪条件BISTは、システムの起動時にワード線電位を制御することで実現できる。測定評価を行った結果、最悪条件にウェハファンクションテストで検出された不良セルが、提案する疑似最悪条件時にも検出可能であることを確認した。本方式により、0.18μmCMOSで開発した4Mb無負荷型4トランジスタSRAMマクロにおいて、不良ブロックを冗長ブロックに置き換えるBISRが可能となる。 |
| 抄録(英) | We have developed a 4-Mb loadless CMOS four-transistor SRAM macro that has two 16-Kb redundancy blocks per 1-Mb block using a 0.18μm CMOS logic process technology. To reduce cost in our SRAM macro, we have eliminated the fuse and employ instead a Built In Self Test at the time of the system start-up. We have developed a quasi-worst-condition BIST scheme that employs word-line voltage level adjustment. |
| キーワード(和) | 4トランジスタSRAM / スタティックノイズマージン / 最悪条件 / テスト / BIST / BISR |
| キーワード(英) | loadless-4-transistor SRAM / static noise margin / worst-condition / test / BIST / BISR |
| 資料番号 | CPM-127,ICD-179 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPM |
|---|---|
| 開催期間 | 2001/12/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Component Parts and Materials (CPM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(<特集テーマ>:「LSIシステムの実装・モジュール化, テスト技術, 一般) |
| サブタイトル（和） | |
| タイトル（英） | Quasi-Worst-Condition Built-In-Self-Test Scheme for a 4-Mb Loadless CMOS Four-Transistor SRAM Macro |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 4トランジスタSRAM / loadless-4-transistor SRAM |
| キーワード(2)（和/英） | スタティックノイズマージン / static noise margin |
| キーワード(3)（和/英） | 最悪条件 / worst-condition |
| キーワード(4)（和/英） | テスト / test |
| キーワード(5)（和/英） | BIST / BIST |
| キーワード(6)（和/英） | BISR / BISR |
| 第 1 著者 氏名（和/英） | 武田 晃一 / Koichi Takeda |
| 第 1 著者 所属（和/英） | NEC NEC Corporation |
| 第 2 著者 氏名（和/英） | 相本 代志治 / Yoshiharu Aimoto |
| 第 2 著者 所属（和/英） | NEC NEC Corporation |
| 第 3 著者 氏名（和/英） | 中村 和之 / Kazuyuki Nakamura |
| 第 3 著者 所属（和/英） | NEC NEC Corporation |
| 第 4 著者 氏名（和/英） | 益岡 宗明 / Sadaaki Masuoka |
| 第 4 著者 所属（和/英） | NEC NEC Corporation |
| 第 5 著者 氏名（和/英） | 石川 勝之 / Katsuyuki Ishikawa |
| 第 5 著者 所属（和/英） | NEC NEC Corporation |
| 第 6 著者 氏名（和/英） | 野田 研二 / Kenji Noda |
| 第 6 著者 所属（和/英） | NEC NEC Corporation |
| 第 7 著者 氏名（和/英） | 竹島 俊夫 / Toshio Takeshima |
| 第 7 著者 所属（和/英） | NEC NEC Corporation |
| 第 8 著者 氏名（和/英） | 室谷 樹徳 / Tatsunori Murotani |
| 第 8 著者 所属（和/英） | NEC NEC Corporation |
| 発表年月日 | 2001/12/14 |
| 資料番号 | CPM-127,ICD-179 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 517 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |