| 講演名 | 2001/12/14 複数メモリコア共有型メモリリペア解析回路の開発(<特集テーマ>:「LSIシステムの実装・モジュール化, テスト技術, 一般) 丸田 昌直, 大谷 順, 河越 知也, 新納 充貴, 大石 司, 浜田 光洋, 日高 秀人, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | SOC中の複数メモリーに対応する共有型自己救済解析回路(シェアードBISA)はメモリコア数が増えても最小面積にて実現されることを提案する。BISA回路を構成するコンパクトでフレキシブルなCAMアレイは、様々な規模のメモリコアや冗長構成にも対応でき、柔軟な救済解析構造を有しており、500MHz以上の動作を実現する。 |
| 抄録(英) | A shared Built-In Self-Repair Analysis scheme(Shared-BIS A)for multiple embedded memory cores in the SOC is proposed to realize minimum area penalty independent of the number of embedded memory cores. A compact re-configurable CAM array in the BIS A circuitry realizes a flexible redundancy analysis structure to cope with various memory core and redundancy structures, and a high-speed operation up to 500MHz. |
| キーワード(和) | BISA / CRESTA / 冗長試験 / 救済アルゴリズム / 混載メモリ / リアルタイム解析 |
| キーワード(英) | BISA / CRESTA / Redundancy Test / Repair algorithm / embedded Memory / Realtime Analysis |
| 資料番号 | CPM-126,ICD-178 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPM |
|---|---|
| 開催期間 | 2001/12/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Component Parts and Materials (CPM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 複数メモリコア共有型メモリリペア解析回路の開発(<特集テーマ>:「LSIシステムの実装・モジュール化, テスト技術, 一般) |
| サブタイトル（和） | |
| タイトル（英） | A Shared Built-In Self-Repair Analysis for Multiple Embedded Memories |
| サブタイトル（和） | |
| キーワード(1)（和/英） | BISA / BISA |
| キーワード(2)（和/英） | CRESTA / CRESTA |
| キーワード(3)（和/英） | 冗長試験 / Redundancy Test |
| キーワード(4)（和/英） | 救済アルゴリズム / Repair algorithm |
| キーワード(5)（和/英） | 混載メモリ / embedded Memory |
| キーワード(6)（和/英） | リアルタイム解析 / Realtime Analysis |
| 第 1 著者 氏名（和/英） | 丸田 昌直 / Masanao MARUTA |
| 第 1 著者 所属（和/英） | 三菱電機株式会社 ULSI技術開発センター ULSI Development Center |
| 第 2 著者 氏名（和/英） | 大谷 順 / Jun OHTANI |
| 第 2 著者 所属（和/英） | 三菱電機株式会社 ULSI技術開発センター ULSI Development Center |
| 第 3 著者 氏名（和/英） | 河越 知也 / Tomoya KAWAGOE |
| 第 3 著者 所属（和/英） | 三菱電機株式会社 ULSI技術開発センター ULSI Development Center |
| 第 4 著者 氏名（和/英） | 新納 充貴 / Mitsutaka NIIRO |
| 第 4 著者 所属（和/英） | 三菱電機株式会社 ULSI技術開発センター ULSI Development Center |
| 第 5 著者 氏名（和/英） | 大石 司 / Tukasa OOISHI |
| 第 5 著者 所属（和/英） | 三菱電機株式会社 ULSI技術開発センター ULSI Development Center |
| 第 6 著者 氏名（和/英） | 浜田 光洋 / Mitsuhiro HAMADA |
| 第 6 著者 所属（和/英） | 三菱電機株式会社 半導体生産・技術統括部 Manufacturing Technology & Production Management Div., Mitsubishi Electric Corp. |
| 第 7 著者 氏名（和/英） | 日高 秀人 / Hideto HIDAKA |
| 第 7 著者 所属（和/英） | 三菱電機株式会社 ULSI技術開発センター ULSI Development Center |
| 発表年月日 | 2001/12/14 |
| 資料番号 | CPM-126,ICD-178 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 517 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |