| 講演名 | 2001/5/18 NMOSFETの短チャネル効果抑制を目的とした構造のシミュレーションによる評価 山本 忠興, 中島 圭吾, 柴田 和幸, 内田 秀雄, 市村 正也, 荒井 英輔, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | NMOSFETにおけるElevatedソース・ドレイン構造とCounter Dopingのチャネル構造とを用い、短チャネル効果が最も抑制できるデバイスパラメータをシミュレーションにより求めた。どちらの構造も短チャネル効果をほぼ抑制するデバイスパラメータが得られた。Elevated構造ではDrain電流値の大幅な減少が見られたがHalo構造を加えることにより改善された。Counter Doping構造では任意の閾値電圧において短チャネル効果が抑制できた。今後のデバイス構造の小型化においては、閾値電圧の制御範囲が広いCounter Doping構造の方が有利である。 |
| 抄録(英) | We tried to obtain the device parameters to control the short channel effect for MOSFETs with the elevated source/drain structure and counter doping structure using device simulator. For the elevated structure, the decrease of drain current is observed but is improved by adding the halo structure. For the counter doping structure, we can control the short channel effect for any threshold voltage. For reduction of device dimension in future, the counter doping structure is superior to the elevated one since it has the wide control range of threshold voltage. |
| キーワード(和) | Elevated ソース・ドレイン / Counter Doping / 短チャネル効果 / シミュレーション / Halo構造 |
| キーワード(英) | elevated source and drain / counter doping / short channel effect / simulation / halo structure |
| 資料番号 | ED2001-40,CPM2001-27,SDM2001-40 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPM |
|---|---|
| 開催期間 | 2001/5/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Component Parts and Materials (CPM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | NMOSFETの短チャネル効果抑制を目的とした構造のシミュレーションによる評価 |
| サブタイトル（和） | |
| タイトル（英） | Estimation of structure simulation in order to control the short channel effect in NMOSFET |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Elevated ソース・ドレイン / elevated source and drain |
| キーワード(2)（和/英） | Counter Doping / counter doping |
| キーワード(3)（和/英） | 短チャネル効果 / short channel effect |
| キーワード(4)（和/英） | シミュレーション / simulation |
| キーワード(5)（和/英） | Halo構造 / halo structure |
| 第 1 著者 氏名（和/英） | 山本 忠興 / Tadaoki Yamamoto |
| 第 1 著者 所属（和/英） | 名古屋工業大学電気情報工学科 Department of Electrical and Computer Engineering, Nagoya Institute of Technology |
| 第 2 著者 氏名（和/英） | 中島 圭吾 / Keigo Nakasima |
| 第 2 著者 所属（和/英） | 名古屋工業大学電気情報工学科 Department of Electrical and Computer Engineering, Nagoya Institute of Technology |
| 第 3 著者 氏名（和/英） | 柴田 和幸 / Kazuyuki Sibata |
| 第 3 著者 所属（和/英） | 名古屋工業大学電気情報工学科 Department of Electrical and Computer Engineering, Nagoya Institute of Technology |
| 第 4 著者 氏名（和/英） | 内田 秀雄 / Hideo Uchida |
| 第 4 著者 所属（和/英） | 名古屋工業大学電気情報工学科 Department of Electrical and Computer Engineering, Nagoya Institute of Technology |
| 第 5 著者 氏名（和/英） | 市村 正也 / Masaya Ichimura |
| 第 5 著者 所属（和/英） | 名古屋工業大学電気情報工学科 Department of Electrical and Computer Engineering, Nagoya Institute of Technology |
| 第 6 著者 氏名（和/英） | 荒井 英輔 / Eisuke Arai |
| 第 6 著者 所属（和/英） | 名古屋工業大学電気情報工学科 Department of Electrical and Computer Engineering, Nagoya Institute of Technology |
| 発表年月日 | 2001/5/18 |
| 資料番号 | ED2001-40,CPM2001-27,SDM2001-40 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 81 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |