| 講演名 | 1998/3/13 CAD支援によるLSI裏面発光解析の高精度化 石井 達也, 字廻 功二, 浅谷 紀夫, 三橋 順一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | LSIでの金属配線の多層化・フリップチップ化・CSP化・LOC化に対応した, チップ裏面側から微弱赤外光を検出し故障位置を特定する裏面発光解析では, 発光像の背景となるレイアウトパターン反射像のコントラスト・空間分解能がチップ表面からの観察に比べ低下するため発光位置の認識が困難になる.そこで, 反射像にCADレイアウト図を重ね合せることで, チップ裏面から発光位置を精度よく認識できる手法を開発した.ソフトウエア上での3点位置合わせでクォータμmレベルでの発光位置認識精度が得られ, 本手法が実解析に極めて有効になることを先端DRAMへの適用例で示す. |
| 抄録(英) | In the backside emission microscopy for failure analysis of LSIs with the multi-level metallization process, flip-chip technology and CSP/LOC package, decrease of chip image contrast and/or resolution becomes the recognizing of photo emission site more difficult. CAD layout pattern overlay technique has been developed for high accurate recognition of photo emitting point. The quarter micron level accuracy of recognizing emitting site has been achieved by three point alignment method on the software. We show this technique is effective for actual failure analysis using advanced DRAM application. |
| キーワード(和) | シリコンLSI / 故障解析 / 発光解析 / フォールトアイソレーション / CADリンク |
| キーワード(英) | silicon LSI / failure analysis / emission microscopy / fault isolation / CAD linkage |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPM |
|---|---|
| 開催期間 | 1998/3/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Component Parts and Materials (CPM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | CAD支援によるLSI裏面発光解析の高精度化 |
| サブタイトル（和） | |
| タイトル（英） | High Accuracy Backside Emission Microscopy in a LSI Chip by CAD Layout Pattern Overlay |
| サブタイトル（和） | |
| キーワード(1)（和/英） | シリコンLSI / silicon LSI |
| キーワード(2)（和/英） | 故障解析 / failure analysis |
| キーワード(3)（和/英） | 発光解析 / emission microscopy |
| キーワード(4)（和/英） | フォールトアイソレーション / fault isolation |
| キーワード(5)（和/英） | CADリンク / CAD linkage |
| 第 1 著者 氏名（和/英） | 石井 達也 / Tatsuya Ishii |
| 第 1 著者 所属（和/英） | 三菱電機(株)半導体基盤技術統括部 Semiconductor Group Manufacturing Technology Div.Mitsubishi Electric Corp. |
| 第 2 著者 氏名（和/英） | 字廻 功二 / Koji Azamawari |
| 第 2 著者 所属（和/英） | 多田電機(株)半導体工場 Semiconductor Works Tada Eiectric Corp. |
| 第 3 著者 氏名（和/英） | 浅谷 紀夫 / Norio Asatani |
| 第 3 著者 所属（和/英） | 三菱電機(株)半導体基盤技術統括部 Semiconductor Group Manufacturing Technology Div.Mitsubishi Electric Corp. |
| 第 4 著者 氏名（和/英） | 三橋 順一 / Jun-ichi Mitsuhashi |
| 第 4 著者 所属（和/英） | 三菱電機(株)半導体基盤技術統括部 Semiconductor Group Manufacturing Technology Div.Mitsubishi Electric Corp. |
| 発表年月日 | 1998/3/13 |
| 資料番号 | |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 601 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |