| 講演名 | 1999/6/11 サリサイドプロセス用セル生成手法 岡田 和久, 山内 貴行, 神戸 尚志, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿ではサリサイドプロセス用セル生成手法を提案する。サリサイドプロセスでは隣接するトランジスタの拡散領域をサリサイドで接続することが可能である。本手法は、トランジスタの拡散間のサリサイド接続数が最大となるようなトランジスタ配置を求める。これにより、メタル配線やコンタクトを削減することができ、高速で小面積なセルを生成することができる。また、サリサイドプロセスではPMOSとNMOSトランジスタの間もサリサイドで接続可能である点で従来MOSプロセスの拡散共有よりも自由度が高く、サリサイド接続による配線の削減と面積の削減のトレードオフが生じる。本手法では、最適化アルゴリズムの評価関数を変更することによって、配線と面積の削減の優先度を制御することが可能である。実験結果では、本手法のサリサイド接続の最適化が有効に機能し、評価関数を変更することによって異なる特徴を持つセルを選択的に生成することが可能であることを示す。 |
| 抄録(英) | In this paper, we propose a cell generation method for salicide process, in which the diffusion areas of adjacent transistors are connected with salicide. Our method optimizes the transistor placement to improve cell area and delay considering the salicide connections which reduces metal wires and contacts. Because the salicide connections have higher degree of freedom than diffusion connection in conventional MOS process, the trade off between cell area and length should be consided in cell generartion for salicide process. In our method, we can regulate their priorities to set up evaluating function properly. The esperimental results shows that our method potimizes salicide connections efficiently, and generates some kinds of cells which have different features. |
| キーワード(和) | サリサイド / セル生成 / ユニット / 拡散共有 / スタンダードセル |
| キーワード(英) | salicide / cell generation / unit / standard cell |
| 資料番号 | CAS99-43 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CAS |
|---|---|
| 開催期間 | 1999/6/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Circuits and Systems (CAS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | サリサイドプロセス用セル生成手法 |
| サブタイトル（和） | |
| タイトル（英） | A cell generation method for salicide process |
| サブタイトル（和） | |
| キーワード(1)（和/英） | サリサイド / salicide |
| キーワード(2)（和/英） | セル生成 / cell generation |
| キーワード(3)（和/英） | ユニット / unit |
| キーワード(4)（和/英） | 拡散共有 / standard cell |
| キーワード(5)（和/英） | スタンダードセル |
| 第 1 著者 氏名（和/英） | 岡田 和久 / Kazuhisa Okada |
| 第 1 著者 所属（和/英） | シャープ株式会社IC事業本部設計技術開発センター第2開発室 Design technology development center, Sharp corporation |
| 第 2 著者 氏名（和/英） | 山内 貴行 / Takayuki Yamanouchi |
| 第 2 著者 所属（和/英） | シャープ株式会社IC事業本部設計技術開発センター第2開発室 Design technology development center, Sharp corporation |
| 第 3 著者 氏名（和/英） | 神戸 尚志 / Takasi Kambe |
| 第 3 著者 所属（和/英） | シャープ株式会社IC事業本部設計技術開発センター第2開発室 Design technology development center, Sharp corporation |
| 発表年月日 | 1999/6/11 |
| 資料番号 | CAS99-43 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 105 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |