講演名 1999/6/11
任意精度対応準並列形除算機構の提案とそのVSIへの応用
中村 次男, 笠原 宏,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 集積回路は益々大規模化が進むと予測されている。マクロセル(コア)の流通・再利用としてのVSI向きハードウェアのモジュール化の提案を行った。最も要求されるであろう乗除算器に関し,分散処理が比較的困難でモジュール化に不向きであった除算器に対し,順序回路形の繰り返し演算方式を取り入れ,完全並列形に伴うゲート数増を抑え,かつ並列形の高速性を活かした準並列形の任意精度対応除算器を提案した。このアーキテクチャは乗算器にも適用できる。VSIのVCはコアの流通・再利用としての新しい流通形態であり,設計の効率化としては理想的な流れである。あたかもオブジェクト指向技術でのオブジェクト内のデータ処理装置のように働かせられる機能を持たせられるのでハードウェアのモジュール化として正にVSI向きであると考える。
抄録(英) We propose a new modularization technique of a hardware for virtual socket interface (VSI), where a proposed quasi-parallel divider (multiplier) for numbers of arbitraty word length is embedded as a virtual component (VC). This component reduces the increase in the number of pins and gates, but not failing the high-speed performance characteristics of the parallel divider, by cascading some parallel dividers (multipliers) and repeating the arithmetic poerations using minimum clock cycles. By this bit length free arithmetic unit, each VC module becomes easily adaptable for many functions as if it is a data processing unit in an object of object-oriented engineering.
キーワード(和) 並列除算器 / 拡張機能 / チップスライス / VSI / マクロセル
キーワード(英) Parallel divider / Expandable function / Chip slice / VSI / Macro-cell
資料番号 CAS99-40
発行日

研究会情報
研究会 CAS
開催期間 1999/6/11(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Circuits and Systems (CAS)
本文の言語 JPN
タイトル(和) 任意精度対応準並列形除算機構の提案とそのVSIへの応用
サブタイトル(和)
タイトル(英) A Proposal of quasi-Parallel Divider for Numbers of Arbitary Word Length and its Application for VSI.
サブタイトル(和)
キーワード(1)(和/英) 並列除算器 / Parallel divider
キーワード(2)(和/英) 拡張機能 / Expandable function
キーワード(3)(和/英) チップスライス / Chip slice
キーワード(4)(和/英) VSI / VSI
キーワード(5)(和/英) マクロセル / Macro-cell
第 1 著者 氏名(和/英) 中村 次男 / Tsugio Nakamura
第 1 著者 所属(和/英) 国際短期大学
Kokusai Junior College
第 2 著者 氏名(和/英) 笠原 宏 / Hiroshi Kasahara
第 2 著者 所属(和/英) 東京電機大学
Tokyo Denki University
発表年月日 1999/6/11
資料番号 CAS99-40
巻番号(vol) vol.99
号番号(no) 105
ページ範囲 pp.-
ページ数 8
発行日