講演名 1999/6/11
ディープサブミクロンLSI設計のための配線容量抽出手法
小林 進, 枝廣 正人,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年、配線遅延のLSI性能に対する影響の増大に伴い、配線容量抽出の重要性が増大している。特にディープサブミクロンLSIでは、デバイスの微細化による隣接配線間容量の増大に対応した新しい配線容量抽出手法が必要である。また、配線容量抽出手法には抽出精度の高さだけでなく、回路の大規模化に対応した高速性が求められる。本稿では、ディープサブミクロンプロセスに対応した配線容量抽出手法を提案する。本手法は、LSI多層配線構造の規則性を利用するとともに、容量抽出対象の配線を適切に分割することにより、高速かつ高精度の配線容量抽出が可能である。
抄録(英) Recently, the influence of wire delay on LSI performance has increased, which makes the capacitance extraction more important. Especially in deep-submicron LSI, a new capacitance extraction method which can deal with the increasing coupling capacitance between neighboring wires is needed. Also, the capacitance extraction method needs to be fast enough to handle very large scale circuits in deep-submicron process. We propose a new capacitance extraction method for deep-submicron process. The method takes advantage of regularity of the multi-level interconnect structure and divides a target wire adequately, which leads to fast and accurate extraction.
キーワード(和) LSI CAD / 配線容量抽出 / ディープサブミクロンプロセス / 多層配線構造
キーワード(英) LSI CAD / capacitance extaction / deep-submicrion process / multi-level interconnect structure
資料番号 CAS99-37
発行日

研究会情報
研究会 CAS
開催期間 1999/6/11(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Circuits and Systems (CAS)
本文の言語 JPN
タイトル(和) ディープサブミクロンLSI設計のための配線容量抽出手法
サブタイトル(和)
タイトル(英) A Capacitance Extraction Method for Deep-submicron LSI Design
サブタイトル(和)
キーワード(1)(和/英) LSI CAD / LSI CAD
キーワード(2)(和/英) 配線容量抽出 / capacitance extaction
キーワード(3)(和/英) ディープサブミクロンプロセス / deep-submicrion process
キーワード(4)(和/英) 多層配線構造 / multi-level interconnect structure
第 1 著者 氏名(和/英) 小林 進 / Susumu Kobayashi
第 1 著者 所属(和/英) NEC C&Cメディア研究所
C&C Media Research Laboratories, NEC Corporation
第 2 著者 氏名(和/英) 枝廣 正人 / Masato Edahiro
第 2 著者 所属(和/英) NEC C&Cメディア研究所
C&C Media Research Laboratories, NEC Corporation
発表年月日 1999/6/11
資料番号 CAS99-37
巻番号(vol) vol.99
号番号(no) 105
ページ範囲 pp.-
ページ数 6
発行日