講演名 | 1993/5/20 形状最適化コンパクション 岡田 和久, 小野寺 秀俊, 田丸 啓吉, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 従来のコンパクション問題は、レイアウト要素の形状は一定であるという仮定の下で、レイアウト面積が最小になるようなレイアウト要素の座標を求める問題である。これに対し本稿では、レイアウト要素の形状が変化する、または形状に自由度があるようなコンパクション問題を新たに提案する。この問題の一解決法として、形状の変化するレイアウト要素への配線を考慮しつつ局所的な形状の変更を繰り返し、全体の圧縮と形状の最適化を同時に行う手法を新に考案した。そこで本手法の有効性を確認するため、アナログレイアウトのコンパクションに応用した所、アナログ回路のレイアウト設計で素子の形状の選択が不要になり設計効率の上昇を確認した。 |
抄録(英) | A parallel processing method of LSI design rule check dividing the layout pattern into multi-domain is proposed to accelerate the checking.An essential technique to approach the high speed hardware engine for design rule check with this method is illustrated. |
キーワード(和) | コンパクション / レイアウト / アナログ / シンボリック / 形状 / 最適化 |
キーワード(英) | compaction / layout / analogue / symbolic / shape / opeimization |
資料番号 | CAS93-11,VLD93-11,DSP93-21 |
発行日 |
研究会情報 | |
研究会 | CAS |
---|---|
開催期間 | 1993/5/20(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Circuits and Systems (CAS) |
---|---|
本文の言語 | JPN |
タイトル(和) | 形状最適化コンパクション |
サブタイトル(和) | |
タイトル(英) | Compaction with Shape Optimization |
サブタイトル(和) | |
キーワード(1)(和/英) | コンパクション / compaction |
キーワード(2)(和/英) | レイアウト / layout |
キーワード(3)(和/英) | アナログ / analogue |
キーワード(4)(和/英) | シンボリック / symbolic |
キーワード(5)(和/英) | 形状 / shape |
キーワード(6)(和/英) | 最適化 / opeimization |
第 1 著者 氏名(和/英) | 岡田 和久 / Kazuhisa Okada |
第 1 著者 所属(和/英) | 京都大学工学部電子工学科 Department of Electronics Engeneering,Faculty of Engineering,Kyoto University |
第 2 著者 氏名(和/英) | 小野寺 秀俊 / Hidetoshi Onodera |
第 2 著者 所属(和/英) | 京都大学工学部電子工学科 Department of Electronics Engeneering,Faculty of Engineering,Kyoto University |
第 3 著者 氏名(和/英) | 田丸 啓吉 / Keikichi Tamaru |
第 3 著者 所属(和/英) | 京都大学工学部電子工学科 Department of Electronics Engeneering,Faculty of Engineering,Kyoto University |
発表年月日 | 1993/5/20 |
資料番号 | CAS93-11,VLD93-11,DSP93-21 |
巻番号(vol) | vol.93 |
号番号(no) | 33 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |