| 講演名 | 1996/6/24 効率的なレイアウトをもつメッシュの耐故障ネットワーク 山田 敏規, 上野 修一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 小文では, メッシュの結線構造をもつ並列計算機に対して,1個の冗長なプロセッサとプロセッサ当たり6本の通信回線をもち,1個のプロセッサと1本の通信回線の故障,あるいは2本の通信回線の故障に耐えるような実際的な耐故障構成を提案する.また,ここで提案する耐故障構成は,線形面積の領域に高々6の配線長で効率的にレイアウトできることも示す. |
| 抄録(英) | This paper presents a practical fault tolerant architecture for mesh parallel machines that has only one spare processor and has only six communication links per processor while tolerating one processor fault and one communication link fault, or two communication link faults. We also show that the architecture presented here can be laid out efficiently in a linear area with wire length at most six. |
| キーワード(和) | メッシュ / 耐故障グラフ / 埋め込み / レイアウト / 配線長 |
| キーワード(英) | Mesh / Fault-Tolerant Graph / Embedding / Layout / Wire Length |
| 資料番号 | CAS96-5,VLD96-5,DSP96-25 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CAS |
|---|---|
| 開催期間 | 1996/6/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Circuits and Systems (CAS) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 効率的なレイアウトをもつメッシュの耐故障ネットワーク |
| サブタイトル（和） | |
| タイトル（英） | Fault-Tolerant Meshes with Efficient Layouts |
| サブタイトル（和） | |
| キーワード(1)（和/英） | メッシュ / Mesh |
| キーワード(2)（和/英） | 耐故障グラフ / Fault-Tolerant Graph |
| キーワード(3)（和/英） | 埋め込み / Embedding |
| キーワード(4)（和/英） | レイアウト / Layout |
| キーワード(5)（和/英） | 配線長 / Wire Length |
| 第 1 著者 氏名（和/英） | 山田 敏規 / Toshinori Yamada |
| 第 1 著者 所属（和/英） | 東京工業大学電気・電子工学科 Department of Electrical and Electronic Engineering, Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 上野 修一 / Shuichi Ueno |
| 第 2 著者 所属（和/英） | 東京工業大学電気・電子工学科 Department of Electrical and Electronic Engineering, Tokyo Institute of Technology |
| 発表年月日 | 1996/6/24 |
| 資料番号 | CAS96-5,VLD96-5,DSP96-25 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 125 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |