講演名 2002/9/24
プログラマブル高速IPパケット処理方式の検討
山田 一久, 室岡 孝宏, 岩下 克,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 我々は、FPGAとメモリからなるNICとHOST CPUから構成されるプログラマブルIPパケット処理装置を開発してきた。本稿では、IPパケット処理のハードウェア実装における実装方針を示し、開発した試作装置上にDiffServ機能に対応したIPv6のIPパケット処理を実装した結果を報告する。実装例としてマルチサービスIP網用のエッジデバイスを実装し、必要とされる機能を実装して従来のソフトウェア処理では困難であったギガビットイーサネットでのIPv6パケット処理に対して十分な性能が得られることを示す。
抄録(英) We have developed the programmable IP packet processing system which consists of NIC which consists of FGA and memory, and a HOST CPU. In this paper, we show a design plan in hardware processing of IP of IP packet processing. We describe the result which realized IP packet processing of IPv6 corresponding to the DiffServ function on the developed prototype system, The edge device for multi-service IP network was realized as an example. An experimental result shows that sufficient performance is obtained to IPv6 packet processing in the difficult gigabit Ethernet by the conventional software processing.
キーワード(和) プログラマブル / IPパケット処理 / FPGA / IPv6
キーワード(英) programmable / IP packet processing / FPGA / IPv6
資料番号 IN2002-89
発行日

研究会情報
研究会 IN
開催期間 2002/9/24(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Information Networks (IN)
本文の言語 JPN
タイトル(和) プログラマブル高速IPパケット処理方式の検討
サブタイトル(和)
タイトル(英) A Programmable High-speed IP Packet Processing System
サブタイトル(和)
キーワード(1)(和/英) プログラマブル / programmable
キーワード(2)(和/英) IPパケット処理 / IP packet processing
キーワード(3)(和/英) FPGA / FPGA
キーワード(4)(和/英) IPv6 / IPv6
第 1 著者 氏名(和/英) 山田 一久 / Kazuhisa YAMADA
第 1 著者 所属(和/英) 日本電信電話株式会社 NTT未来ねっと研究所
NTT Network Innovation Laboratories, NTT Corporation
第 2 著者 氏名(和/英) 室岡 孝宏 / Takahiro MUROOKA
第 2 著者 所属(和/英) 日本電信電話株式会社 NTT未来ねっと研究所
NTT Network Innovation Laboratories, NTT Corporation
第 3 著者 氏名(和/英) 岩下 克 / Katsushi IWASHITA
第 3 著者 所属(和/英) 日本電信電話株式会社 NTT未来ねっと研究所
NTT Network Innovation Laboratories, NTT Corporation
発表年月日 2002/9/24
資料番号 IN2002-89
巻番号(vol) vol.102
号番号(no) 351
ページ範囲 pp.-
ページ数 5
発行日