| 講演名 | 2001/9/7 再ルーティング型多段接続網による大容量パケットスイッチにおけるLSIへの実装に適した回路構成方式の検討 森野 博章, ホアイソン グエン, 相田 仁, 齊藤 忠夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 1～10テラビット/秒の容量をもつ将来の大容量ルータのためのスイッチファブリックの実現方法として、多段接続網により数千ポートの入出力ポート対を扱う手法が考えられる。しかし従来の多段接続網方式の多くは固定長パケットスイッチングを対象として提案されており、回路設計を含めたIPパケットスイッチングへの最適化の検討はほとんど行われていない。筆者らは、IPパケットのための多段接続スイッチとして再ルーティングと最短経路ルーティングの原理に基づくリングシャッフルパターンスイッチを提案しているが、本稿では、本方式の回路構成方式の検討を行う。提案方式についてシミュレーションによる評価および回路設計を行い、この結果をもとに、64×64のサイズのスイッチをLSIに納めLSIを多段接続して4000ポート程度を扱うスイッチファブリックを実現する見通しについて示す。 |
| 抄録(英) | We have proposed a switch of deflection routing and shortest path routing multistage network for high capacity switch fabric handling thousands of input ports and output ports for terabit IP router. It is called ring shuffle pattern switch. In this paper, a configuration of circuits of ring shuffle pattern switch is examined, and two proposals are described. The first proposal is a new packet scheduling method of a switch element working efficiently for variable length packet switching. The second proposal is a new input port connection pattern in multistage network to improve switch element utilization compared with conventional methods. Simulation and circuit design of 8×8 switch element for FPGA is performed, and a perspective that implementation of 64×64 switch by the proposed method is shown. |
| キーワード(和) | IPルータ / スイッチファブリック / 多段接続網 / 再ルーティング / 最短経路ルーティング |
| キーワード(英) | IP router / switch fabric / multistage network / deflection routing / shortest path routing |
| 資料番号 | NS2001-117,IN2001-81,CS2001-78 |
| 発行日 |
| 研究会情報 | |
| 研究会 | IN |
|---|---|
| 開催期間 | 2001/9/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Information Networks (IN) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 再ルーティング型多段接続網による大容量パケットスイッチにおけるLSIへの実装に適した回路構成方式の検討 |
| サブタイトル（和） | |
| タイトル（英） | A study on a configuration of high capacity packet switch based on deflection routing multistage network appropriate for implementation on LSI chip |
| サブタイトル（和） | |
| キーワード(1)（和/英） | IPルータ / IP router |
| キーワード(2)（和/英） | スイッチファブリック / switch fabric |
| キーワード(3)（和/英） | 多段接続網 / multistage network |
| キーワード(4)（和/英） | 再ルーティング / deflection routing |
| キーワード(5)（和/英） | 最短経路ルーティング / shortest path routing |
| 第 1 著者 氏名（和/英） | 森野 博章 / Hiroaki Morino |
| 第 1 著者 所属（和/英） | 中央大学研究開発機構 Research and Development Initiative Chuo University |
| 第 2 著者 氏名（和/英） | ホアイソン グエン / Nguyen Hoaison |
| 第 2 著者 所属（和/英） | 東京大学大学院工学系研究科 School of Engineering, The University of Tokyo |
| 第 3 著者 氏名（和/英） | 相田 仁 / Hitoshi Aida |
| 第 3 著者 所属（和/英） | 東京大学大学院新領域創成科学研究科 Graduate School of Frontier Sciences University of Tokyo |
| 第 4 著者 氏名（和/英） | 齊藤 忠夫 / Tadao Saito |
| 第 4 著者 所属（和/英） | 中央大学理工学部 Faculty of Science and Engineering Chuo University |
| 発表年月日 | 2001/9/7 |
| 資料番号 | NS2001-117,IN2001-81,CS2001-78 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 289 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |