| 講演名 | 2001/10/19 低電力、高速、小形、0.13-μm CMOS平方根回路 小田 千尋, 鹿野 裕明, 原田 知親, 榎本 忠儀, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | CMOS回路の高速性能を維持したまま、動作時消費電力(P_ |
| 抄録(英) | Compact, high-speed, low-power circuit techniques have been developed for square root circuits. MOSFETs with low-threshold voltage were used for critical paths and MOSFETs with high-threshold voltage were used in the non-critical path circuits, so that not only high-speed performance can be guaranteed, but also power dissipations in both an active-mode and a stand-by-mode can be reduced. A square root algorithm has been proposed to reduce both circuit volume and critical-path lengths. Square root circuits were designed using 0.13-μm CMOS technology to examine the effectiveness of new techniques in power reduction and speed improvement. SPICE simulation results showed that the maximum operating clock frequency of the 8-bit square root circuit was 620 MHz that was 1.67 times faster than that of the conventional 8-bit square root circuit. The active power of the 8-bit square root circuit at 200 MHz was 404.9 μW, a reduction to 60.9% of that of the conventional 8-bit square root circuit. The stand-by power of the 8-bit square root circuit was 107.9 nW, a reduction to 34.1% of that of the equivalent 8-bit circuit. |
| キーワード(和) | CMOS / 消費電力 / 平方根回路 / 除算回路 / 全加算器 |
| キーワード(英) | CMOS / power dissipation / square root circuits / divider currents / full adder |
| 資料番号 | DSP2001-119,ICD2001-124,IE2001-103 |
| 発行日 |
| 研究会情報 | |
| 研究会 | IE |
|---|---|
| 開催期間 | 2001/10/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Image Engineering (IE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低電力、高速、小形、0.13-μm CMOS平方根回路 |
| サブタイトル（和） | |
| タイトル（英） | A Low-Power, High-Speed, Small, 0.13-μm CMOS Square Root Circuit |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CMOS / CMOS |
| キーワード(2)（和/英） | 消費電力 / power dissipation |
| キーワード(3)（和/英） | 平方根回路 / square root circuits |
| キーワード(4)（和/英） | 除算回路 / divider currents |
| キーワード(5)（和/英） | 全加算器 / full adder |
| 第 1 著者 氏名（和/英） | 小田 千尋 / Chihiro Oda |
| 第 1 著者 所属（和/英） | 中央大学 大学院 理工学研究科 情報工学専攻 Graduate School of Science and Engineering, Chuo University |
| 第 2 著者 氏名（和/英） | 鹿野 裕明 / Hiroaki Shikano |
| 第 2 著者 所属（和/英） | 中央大学 大学院 理工学研究科 情報工学専攻 Graduate School of Science and Engineering, Chuo University |
| 第 3 著者 氏名（和/英） | 原田 知親 / Tomochika Harada |
| 第 3 著者 所属（和/英） | 中央大学 大学院 理工学研究科 情報工学専攻 Graduate School of Science and Engineering, Chuo University |
| 第 4 著者 氏名（和/英） | 榎本 忠儀 / Tadayoshi Enomoto |
| 第 4 著者 所属（和/英） | 中央大学 大学院 理工学研究科 情報工学専攻 Graduate School of Science and Engineering, Chuo University |
| 発表年月日 | 2001/10/19 |
| 資料番号 | DSP2001-119,ICD2001-124,IE2001-103 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 388 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |