| 講演名 | 1994/6/17 内部高速クロスバー型160Gb/s ATMスイッチングシステム 源田 浩一, 遠藤 乾一, 福田 秀樹, 川村 智明, 岸本 亨, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 入出力バッファ型ATMスイッチアーキテクチャ、高速SiバイポーラLSI、マルチチップモジュール実装技術を適用することにより、10Gb, s回線を収容し、160Gb/sのスイッチスループットを有するATMスイッチシステムを実現した。ATMスイッチアーキテクチャは新規の競合制御アルゴリズムとして、出力回線毎に3本のバス線を用いて競合制御を行うバイディレクショナリアービタを適用している。提案アービタは、従来リングアービタと同等の公平性を有し、かつ2倍の処理速度を有する。スイッチ内部の速度は1.8倍に高速化する必要があるため、スイッチシステムでは18Gb/sセル転送を実現した。試作したATMスイッチを用いることにより、広帯域通信の普及時のサブTb/sスループットを持つ高速/大容量ATMスイッチを実現できる見通しを得た。 |
| 抄録(英) | A 160 Gb, s ATM switching system handling sixteen 10-Gb/s input lines is constructed by using an internal speed-up crossbar switch structured around an input/output buffer architecture,high-speed Si-bipolar devices,and Multichip Module technology.The switch adopts a bufferless crossbar network realized with highspeed Bi- polar devices and cell buffers only on each input and output line. Using a separate architecture to link the routing network to the cell buffers,20 Gb/s high-speed cell transmission can be easily realized.In addition,a new distributed arbitration algorithm using three bus lines on each output line,named the bidirectional arbiter,is adopted.The bi-directional arbiter is about 1.5 times faster than the conventional ring-arbiter and has the same fairness function.Using the switching system,a Sub-Tera-bit/s ATM switching system can be achieved in a significant step towards Broadband ISDN. |
| キーワード(和) | B-ISDN / ATM / スイッチ / 競合制御 |
| キーワード(英) | B-ISDN / ATM / Switch / Arbitration |
| 資料番号 | SAT94-26,SSE94-79 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SAT |
|---|---|
| 開催期間 | 1994/6/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Satellite Telecommunications (SAT) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 内部高速クロスバー型160Gb/s ATMスイッチングシステム |
| サブタイトル（和） | |
| タイトル（英） | A 160-Gb/s ATM Switching System using an Internal Speed-up Crossbar Switch having Input/Output Buffers |
| サブタイトル（和） | |
| キーワード(1)（和/英） | B-ISDN / B-ISDN |
| キーワード(2)（和/英） | ATM / ATM |
| キーワード(3)（和/英） | スイッチ / Switch |
| キーワード(4)（和/英） | 競合制御 / Arbitration |
| 第 1 著者 氏名（和/英） | 源田 浩一 / Kouichi Genda |
| 第 1 著者 所属（和/英） | NTT NTT |
| 第 2 著者 氏名（和/英） | 遠藤 乾一 / Kenichi Endo |
| 第 2 著者 所属（和/英） | NTTエレクトロニクステクノロジ NTT |
| 第 3 著者 氏名（和/英） | 福田 秀樹 / Hideki Fukuda |
| 第 3 著者 所属（和/英） | NTT NTT |
| 第 4 著者 氏名（和/英） | 川村 智明 / Tomoaki Kawamura |
| 第 4 著者 所属（和/英） | NTT NTT |
| 第 5 著者 氏名（和/英） | 岸本 亨 / Tohru Kishimoto |
| 第 5 著者 所属（和/英） | NTT NTT |
| 発表年月日 | 1994/6/17 |
| 資料番号 | SAT94-26,SSE94-79 |
| 巻番号（vol） | vol.94 |
| 号番号（no） | 93 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |