| 講演名 | 1993/10/22 自動補償機能を有するゲート遅延回路によるPSK信号検出回路の検討 川中 健二, 大竹 裕之, 山本 量平, 郡 武治, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 完全ディジタル化が可能であるPSK信号復調器として、ゲート遅延素子を用いた高精度位相検出器を有するIF帯位相検波回路を提案した。本回路は多段縦続接続されたゲート遅延回路により、ディジタル化したPSK信号を順次遅延させキャリアの変化点を検出するものである。また、ゲート遅延素子を用いているため掲帯端末の持つ最小クロック以下の分解能を得られ、高精度の位相検出が可能となる。報告では筆者の提案する回路の動作原理を説明し、特徴を従来方法と比較し示す。さらに、ゲート遅延素子の持つ遅延変動を補償する方法を提案し、その改善効果を求め、遅延時間の変動幅にかかわらず安定に動作が可能であることを示した。 |
| 抄録(英) | We proposed IF-band phase detector with a gate delay circiut.By this gate delay it is able to detect the digitalizing carrier phase which is preciser than the internal timing.The demodulator is composed of the digital circuit with digital signal processing. Then,it is suitable for LSI. In this paper,the base design of proposed demodulator are explained by comparing with the conventional phase detector.In addition,we proposed the automatic equalizing delay element adjusted to the intemal timing.Finally,the performance of this demodulator is estimated by bit error rate. |
| キーワード(和) | PSK / ゲート遅延素子 / IF帯位相検波回路 / 自動補償回路 / LSI |
| キーワード(英) | PSK / delay element / IF-band phase detector / automatic equalizer / LSI |
| 資料番号 | SAT93-63,RCS93-69 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SAT |
|---|---|
| 開催期間 | 1993/10/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Satellite Telecommunications (SAT) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 自動補償機能を有するゲート遅延回路によるPSK信号検出回路の検討 |
| サブタイトル（和） | |
| タイトル（英） | A PSK signal detector with automatic equalizing delay element |
| サブタイトル（和） | |
| キーワード(1)（和/英） | PSK / PSK |
| キーワード(2)（和/英） | ゲート遅延素子 / delay element |
| キーワード(3)（和/英） | IF帯位相検波回路 / IF-band phase detector |
| キーワード(4)（和/英） | 自動補償回路 / automatic equalizer |
| キーワード(5)（和/英） | LSI / LSI |
| 第 1 著者 氏名（和/英） | 川中 健二 / Kenji Kawanaka |
| 第 1 著者 所属（和/英） | カシオ計算機 Casio Computer |
| 第 2 著者 氏名（和/英） | 大竹 裕之 / Hiroyuki Otake |
| 第 2 著者 所属（和/英） | カシオ計算機 Casio Computer |
| 第 3 著者 氏名（和/英） | 山本 量平 / Ryohei Yamamoto |
| 第 3 著者 所属（和/英） | カシオ計算機 Casio Computer |
| 第 4 著者 氏名（和/英） | 郡 武治 / Takeharu Kohri |
| 第 4 著者 所属（和/英） | 総合通信エンジニアリング STE Telecommunicasion Engineering |
| 発表年月日 | 1993/10/22 |
| 資料番号 | SAT93-63,RCS93-69 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 289 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |