| 講演名 | 1993/8/26 超高速・汎用誤り訂正回路LSI-SNUFEC LSI- 川添 雄彦, 本田 俊二, 久保田 周治, 加藤 修三, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 最高動作速度60MHz,符号化率1, 2から15/16(拘束長7)まで対応可能な超高速・汎用ビタビ復号器LSI(SNUFEC:Super NTT Universal Forward Error Correction)を開発した.本LSIは,0.8μmセミカスタムCMOS LSIを用いており,高符号化率SST(Scarce State Transition)ビタビ復号技術及びパスメモリ回路の間欠動作技術により,高速動作時に問題となるCMOSLSIの消費電力を低減(符号化率15/16では約25%の低消費電力化)し,チップの熱制限の克服により高速動作を可能とした.更に,SST型ビタビ復号器に最適な最尤判定回路の考案により,符号化利得の劣化無しに所要パスメモリ長を短縮し,ゲート数の低減が可能となった.これにより,世界で初めて最高動作速度60MHz(従来比2.4倍),符号化率15/16(拘束長7)まで対応可能な1チップビタビ復号器LSIの開発に成功した. |
| 抄録(英) | An Ultra-high-speed(higher than 60MHz)Viterbi decoder VLSIC with coding rates from onehalf to fifteen-sixteenth and a constraint length of seven for forward error correction(FEC)has been developed using 0.8-mm semi-custom CMOS LSIC technology.To reduce the power consumption of the one-chip high-coding-rate Viterbi decoder,a newly developed universal-coding-rate scarce- statetransition(SST)Viterbi decoding scheme and low-power- consumption burst-mode-selection(BMS)path memory have been employed.In addition,a new maximum-likelihood-decision(MLD)circuit for the SST Viterbi decoder has been developed to reduce the path memory length without any coding-gain degradation.The developed Viterbi decoder VLSIC achieves a maximum operation speed of 60MHz and achieves near theoretical net coding-gain performance for various coding rates. |
| キーワード(和) | 誤り訂正 / 畳み込み符号 / ビタビ復号 / LSI |
| キーワード(英) | Error correction / Convolutional codes / Viterbi Decoding / VLSI |
| 資料番号 | SAT93-22,IN93-24,SST93-22 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SAT |
|---|---|
| 開催期間 | 1993/8/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Satellite Telecommunications (SAT) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 超高速・汎用誤り訂正回路LSI-SNUFEC LSI- |
| サブタイトル（和） | |
| タイトル（英） | Ultra-high-Speed and Universal-coding-rate Viterbi Decoder VLSIC- SNUFEC VLSI- |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 誤り訂正 / Error correction |
| キーワード(2)（和/英） | 畳み込み符号 / Convolutional codes |
| キーワード(3)（和/英） | ビタビ復号 / Viterbi Decoding |
| キーワード(4)（和/英） | LSI / VLSI |
| 第 1 著者 氏名（和/英） | 川添 雄彦 / Katsuhiko Kawazoe |
| 第 1 著者 所属（和/英） | NTT NTT |
| 第 2 著者 氏名（和/英） | 本田 俊二 / Shunji Honda |
| 第 2 著者 所属（和/英） | NTT NTT |
| 第 3 著者 氏名（和/英） | 久保田 周治 / Shuji Kubota |
| 第 3 著者 所属（和/英） | NTT NTT |
| 第 4 著者 氏名（和/英） | 加藤 修三 / Shuzo Kato |
| 第 4 著者 所属（和/英） | NTT NTT |
| 発表年月日 | 1993/8/26 |
| 資料番号 | SAT93-22,IN93-24,SST93-22 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 193 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |