| 講演名 | 1996/7/23 3同調形DDS駆動PLLシンセサイザとその低スプリアス周波数設定法 田島 賢一, 伊東 健冶, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | DDS駆動PLLシンセサイザは位相雑音の劣化を伴うことなく狭チャネル間隔を実現できる. しかし, DDSによるスプリアスレベルが高く, 高周波領域での利用は限られている. 本報告では, DDSのスプリアスを抑制するために3同調形DDS駆動PLLシンセサイザとその低スプリアス周波数設定法を提案し, 理論検討および実験結果について述べている. まず本提案のシンセサイザは, DDSおよび2つの分周器を同調する方式とし, DDSのスプリアスをPLLの帯域外となるように, DDSおよび2つの分周器の周波数設定パラメータを設定している. 700MHz帯で周波数間隔1Hz以下のシンセサイザを試作し, 位相雑音-80dBc/Hz@10kHzおよびスプリアスレベル-50dBc以下を得ている. これらの性能はインテルサットの規格(IESS-308)を満足している. |
| 抄録(英) | A PLL frequency synthesizer driven by DDS achieves a narrow channel bandwidth without a degradation of the phase noise. This synthesizer is not employed commonly because of the high level of spurious components due to DDS. A triple tuned PLL frequency synthesizer driven by DDS is proposed to suppress the level of spurious components. In this report, low spurious characteristics of the proposed synthesizer are described by analytical and experimental approaches. The proposed synthesizer corrects the frequency setting parameters of DDS and 2 frequency dividers to put the spurious components of DDS away from passband of the PLL. A developed 700MHz-band PLL synthesizer with channel step less than 1Hz has a spurious level below -50dBc and a phase noise of -80dBc/Hz@10kHz offset. These measured values satisfy the INTELSAT EARTH STATIONS STABDARDS(IESS-308). |
| キーワード(和) | シンセサイザ / 位相同期ループ / DDS / スプリアス / 位相雑音 |
| キーワード(英) | Synthesizer / Phase locked loop / DDS / spurious components / Phase noise |
| 資料番号 | SAT96-59,MW96-70 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SAT |
|---|---|
| 開催期間 | 1996/7/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Satellite Telecommunications (SAT) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 3同調形DDS駆動PLLシンセサイザとその低スプリアス周波数設定法 |
| サブタイトル（和） | |
| タイトル（英） | A Triple Tuned PLL Frequency Synthesizer Driven by DDS and its Frequency Setting Algorithm for Low Spurious Characteristics |
| サブタイトル（和） | |
| キーワード(1)（和/英） | シンセサイザ / Synthesizer |
| キーワード(2)（和/英） | 位相同期ループ / Phase locked loop |
| キーワード(3)（和/英） | DDS / DDS |
| キーワード(4)（和/英） | スプリアス / spurious components |
| キーワード(5)（和/英） | 位相雑音 / Phase noise |
| 第 1 著者 氏名（和/英） | 田島 賢一 / Ken'ichi TAJIMA |
| 第 1 著者 所属（和/英） | 三菱電機株式会社 Mitsubishi Electric Corp. |
| 第 2 著者 氏名（和/英） | 伊東 健冶 / Kenji ITOH |
| 第 2 著者 所属（和/英） | 三菱電機株式会社 Mitsubishi Electric Corp. |
| 発表年月日 | 1996/7/23 |
| 資料番号 | SAT96-59,MW96-70 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 169 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |