| 講演名 | 1997/2/19 車速感応型PLL回路のライスフェージング環境への適用 濱村 昌則, 太刀川 信一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 指向性アンテナを用いる移動通信では受信信号に定常的な周波数オフセットが生じるためPLL性能が劣化する.したがって通常のPLLを用いて同期検波を行うと通信品質が劣化する.この対策としてはすでに,周波数オフセットが移動体の速度に比例することに着目した車速感応型PLL回路(VSR-PLL)が提案されている.本報告ではVSR-PLLをライスフェージング環境に適用した場合の性能について検討する.VSR-PLLをライスフェージング環境で用いる場合に必要となる直接波周波数の一推定法について述べ,その基本性能を示した後,VSR-PLLの性能をBPSK方式の軽減困難な誤り率により評価する.移動体の進行方向から直接波が到来する場合には,VSR-PLLを用いることによりBPSK方式の軽減困難な誤り率を一桁小さくできることがわかった. |
| 抄録(英) | Vehicular speed response phase locked loop (VSR-PLL) is a novel circuit to remove a steady-state frequency offset which arises in the receiver with directive antenna. The circuit will be applied to a Ricean fading environment in this report. For an application of VSR-PLL to the Ricean statistics channel, the Doppler shift information of direct-wave must be obtained because the output signal of VCO will be controlled with respect to the frequency by using the information. This report describes an estimation method for the Doppler shift of the direct-wave, and shows the several results of the performance analysis for the estimation method and the VSR-PLL with the method. |
| キーワード(和) | 移動通信 / ライスフェージング / ミリ波 / PLL回路 / BPSK方式 / 周波数オフセット / 軽減困難な誤り率 |
| キーワード(英) | mobile communication / Ricean fading / millimeter wave / PLL / BPSK / frequency offset / irreducible bit error rate |
| 資料番号 | A・P96-138,EMCJ96-73,RCS96-152,MW96-178 |
| 発行日 |
| 研究会情報 | |
| 研究会 | EMCJ |
|---|---|
| 開催期間 | 1997/2/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electromagnetic Compatibility (EMCJ) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 車速感応型PLL回路のライスフェージング環境への適用 |
| サブタイトル（和） | |
| タイトル（英） | An Application of VSR-PLL to a Ricean Fading Channel |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 移動通信 / mobile communication |
| キーワード(2)（和/英） | ライスフェージング / Ricean fading |
| キーワード(3)（和/英） | ミリ波 / millimeter wave |
| キーワード(4)（和/英） | PLL回路 / PLL |
| キーワード(5)（和/英） | BPSK方式 / BPSK |
| キーワード(6)（和/英） | 周波数オフセット / frequency offset |
| キーワード(7)（和/英） | 軽減困難な誤り率 / irreducible bit error rate |
| 第 1 著者 氏名（和/英） | 濱村 昌則 / Masanori HAMAMURA |
| 第 1 著者 所属（和/英） | 長岡技術科学大学 電気系 太刀川研究室 Tachikawa lab., Department of Electrical Engineering, Nagaoka University of Technology |
| 第 2 著者 氏名（和/英） | 太刀川 信一 / Shin'ichi TACHIKAWA |
| 第 2 著者 所属（和/英） | 長岡技術科学大学 電気系 太刀川研究室 Tachikawa lab., Department of Electrical Engineering, Nagaoka University of Technology |
| 発表年月日 | 1997/2/19 |
| 資料番号 | A・P96-138,EMCJ96-73,RCS96-152,MW96-178 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 526 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |