講演名 | 1999/1/20 Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術 橋本 尚, 菊池 俊之, 大橋 直史, 斎藤 達之, 和田 真一郎, 島 明生, 近藤 将夫, 本間 善夫, 渡辺 邦彦, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 超高速LSI用0.2μmBiCMOSプロセスを開発した。本プロセスを用いて9Mbit0.6nsのオンチップcashを搭載した200Kゲート25psのECLゲートアレーテストチップの試作に成功した。高性能化のためにバイポーラのベース幅は50nmまで接合をシャロー化し、素子サイズは6μm^2を実現した。Cu配線採用により配線遅延時間をAl配線適用時より30%低減できる事を確認した。低加速イオン注入技術と2ステップ・ベースアニールの組み合わせによりシャローな真性ベース領域をリーク電流の増大無しに実現した。 |
抄録(英) | A 0.2-μm bipolar-CMOS process technology on a bonded SOI wafer was newly developed. This process was used to fabricate a new-cache memory chip consisting of 9-Mb 0.6-ns SRAMs and a 200-K 25-ps ECL gate array. To achieve high performance, the 0.2-μm bipolar-CMOS process features a 6-μm^2-cell-size BJT with a 50-nm base width, a 6T-CMOS memory cell and copper interconnects that reduce wiring delay by 30%. A combination of low-energy ion-implantation and two-step annealing was applied to form a low-leakage, shallow base junction. |
キーワード(和) | Siバイポーラ / BiCMOS / SOI / Cu配線 / 酸化増速拡散 / 浅接合 / SRAM |
キーワード(英) | Si-bipolar / BiCMOS / SOI / Cu metallization / OED / Shallow junction / SRAM |
資料番号 | ED98-194,MW98-157,ICD98-261 |
発行日 |
研究会情報 | |
研究会 | MW |
---|---|
開催期間 | 1999/1/20(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Microwaves (MW) |
---|---|
本文の言語 | JPN |
タイトル(和) | Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術 |
サブタイトル(和) | |
タイトル(英) | A 0.2-μm BiCMOS Process Technology with Copper Metallization for Ultra High-Speed SRAMs |
サブタイトル(和) | |
キーワード(1)(和/英) | Siバイポーラ / Si-bipolar |
キーワード(2)(和/英) | BiCMOS / BiCMOS |
キーワード(3)(和/英) | SOI / SOI |
キーワード(4)(和/英) | Cu配線 / Cu metallization |
キーワード(5)(和/英) | 酸化増速拡散 / OED |
キーワード(6)(和/英) | 浅接合 / Shallow junction |
キーワード(7)(和/英) | SRAM / SRAM |
第 1 著者 氏名(和/英) | 橋本 尚 / T. Hashimoto |
第 1 著者 所属(和/英) | 日立製作所デバイス開発センタ Device Development Center, Hitachi, Ltd. |
第 2 著者 氏名(和/英) | 菊池 俊之 / T. Kikuchi |
第 2 著者 所属(和/英) | 日立製作所デバイス開発センタ Device Development Center, Hitachi, Ltd. |
第 3 著者 氏名(和/英) | 大橋 直史 / N. Ohashi |
第 3 著者 所属(和/英) | 日立製作所デバイス開発センタ Device Development Center, Hitachi, Ltd. |
第 4 著者 氏名(和/英) | 斎藤 達之 / T. Saito |
第 4 著者 所属(和/英) | 日立製作所デバイス開発センタ Device Development Center, Hitachi, Ltd. |
第 5 著者 氏名(和/英) | 和田 真一郎 / S. Wada |
第 5 著者 所属(和/英) | 日立製作所デバイス開発センタ Device Development Center, Hitachi, Ltd. |
第 6 著者 氏名(和/英) | 島 明生 / A. Shima |
第 6 著者 所属(和/英) | 日立製作所デバイス開発センタ Device Development Center, Hitachi, Ltd. |
第 7 著者 氏名(和/英) | 近藤 将夫 / M. Kondo |
第 7 著者 所属(和/英) | 日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
第 8 著者 氏名(和/英) | 本間 善夫 / Y. Homma |
第 8 著者 所属(和/英) | 日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
第 9 著者 氏名(和/英) | 渡辺 邦彦 / K. Watanabe |
第 9 著者 所属(和/英) | 日立製作所デバイス開発センタ Device Development Center, Hitachi, Ltd. |
発表年月日 | 1999/1/20 |
資料番号 | ED98-194,MW98-157,ICD98-261 |
巻番号(vol) | vol.98 |
号番号(no) | 520 |
ページ範囲 | pp.- |
ページ数 | 7 |
発行日 |