| 講演名 | 2002/9/20 0.13μmCMOSプロセスによる無帰還ループポストイコライザを有する5Gb/sトランシーバの開発 工藤 義治, 深石 宗生, 水野 正之, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 近年、集積回路チップ間や筐体内のボード間におけるデータ伝送の大容量化に伴って伝送路1本あたりの伝送量が増大しており、これに伴って高周波信号の減衰量が増大してきている。周波数に依存する信号減衰は伝送データの符号間干渉(ISI)の原因であり、データ検出を困難にしている。このISIによる波形の劣化を補償するためプリエンファシスやポストイコライザなどの等化技術の開発が行われているが、10mのケーブルや1mのボードといった長距離伝送路における数Gb/sの高速伝送は困難になりつつある。本論文ではAWG28ケーブル10mを用いて5Gb/s伝送を実現した、0.13μmCMOSプロセス試作のトランシーバチップについて述べる。本トランシーバチップにおけるポストイコライザはフィードバックループを排除することで高速化を図っており、2.5GHzで9dBの減衰補償が可能である。また、同時にプリエンファシスを用いることで、10mの伝送(27dBの減衰)が可能である。 |
| 抄録(英) | Enhanced with LSI technology scaling, the frequency-dependent attenuation of the transmission lines between chips, PCBs, etc, becomes the obstacle to improve the system performance. Because, large frequency-dependent attenuation gives poor eye-opening and high bit-error rate in data transmission. This paper presents a 5-Gb/s 10-meter 28AWG cable transceiver by using 0.13-μm CMOS technologies. In this transceiver, a continuous-time post-equalizer with recently developed no-feedback-loop high-speed analog amplifiers can handle up to 9 dB of frequency-dependent attenuation in cables, and an 18-dB improvement in the attenuation (27 dB in total) can also be achieved by using the pre- and post-equalization techniques in combination. |
| キーワード(和) | ISI / プリエンファシス / ポストイコライザ / 増幅器 |
| キーワード(英) | ISI / Pre-emphasis / Post-equalization / Amplifier |
| 資料番号 | ICD2002-102 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2002/9/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 0.13μmCMOSプロセスによる無帰還ループポストイコライザを有する5Gb/sトランシーバの開発 |
| サブタイトル（和） | |
| タイトル（英） | A 0.13μm CMOS 5-Gb/s 10-meter 28AWG cable transceiver with no-feedback-loop continuous-time post-equalizer |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ISI / ISI |
| キーワード(2)（和/英） | プリエンファシス / Pre-emphasis |
| キーワード(3)（和/英） | ポストイコライザ / Post-equalization |
| キーワード(4)（和/英） | 増幅器 / Amplifier |
| 第 1 著者 氏名（和/英） | 工藤 義治 / Yoshiharu KUDOH |
| 第 1 著者 所属（和/英） | 日本電気株式会社シリコンシステム研究所 Silicon systems research lab, NEC Corporation |
| 第 2 著者 氏名（和/英） | 深石 宗生 / Muneo FUKAISHI |
| 第 2 著者 所属（和/英） | 日本電気株式会社シリコンシステム研究所 Silicon systems research lab, NEC Corporation |
| 第 3 著者 氏名（和/英） | 水野 正之 / Masayuki MIZUNO |
| 第 3 著者 所属（和/英） | 日本電気株式会社シリコンシステム研究所 Silicon systems research lab, NEC Corporation |
| 発表年月日 | 2002/9/20 |
| 資料番号 | ICD2002-102 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 340 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |