講演名 2002/9/20
ソース電位制御発振器(S-VCO)を用いたCMOS PLLクロックパルス発生器
原田 知親, 榎本 忠儀,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) インバータを構成するMOSFETのドレイン・ソース間電圧を制御することにより、充放電電流量を制御し、発振周波数を変化させる43段VCO(Source-Vbltage Controlled Oscillator:S-VCO)を0.6μm2層ポリ3層メタルCMOS技術を用いて試作評価した。43段S-VCOの発振周波数範囲は171.0Hzから91.4MHz、電圧感度は70.3MHz/Vであった。43段S-VCOを用いてPLLを設計し、試作評価した。使用したMOSFET数は約200個である。基準入力周波数50.0MHz、電源電圧3.3V時のPLLのジッタは418p秒(2.09%)であった。
抄録(英) A source voltage-controlled oscillator (S-VCO), whose oscillating frequency f is controlled by a source voltage of MOSFET, has been developed. A phase-locked-loop (PLL) clock generator incorporating the S-VCO was fabricated by using 0.6μm 2-poly 3-metal CMOS technology The number of MOSFETs in the S-VCO is about 1/2 that in a conventional current-starved VCO. The voltage sensitivity of a fabricated 43-stage S-VCO with a single 3.3-V power supply (V_D) is approximately 70.3 MHZ/V. At 50.0 MHz oscillation and 3.3V power supply, the measured jitter was 418 psec (2.09 %).
キーワード(和) 電圧制御発振器 / ソース電位 / S-VCO / PLL / ジッタ / CMOS
キーワード(英) Voltage-Controlled Oscillator / Source Voltage / S-VCO / Phase Locked Loop / jitter / CMOS
資料番号 ICD2002-98
発行日

研究会情報
研究会 ICD
開催期間 2002/9/20(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) ソース電位制御発振器(S-VCO)を用いたCMOS PLLクロックパルス発生器
サブタイトル(和)
タイトル(英) A CMOS PLL Clock Generator Using a Source-Voltage Controlled Oscillator (S-VCO)
サブタイトル(和)
キーワード(1)(和/英) 電圧制御発振器 / Voltage-Controlled Oscillator
キーワード(2)(和/英) ソース電位 / Source Voltage
キーワード(3)(和/英) S-VCO / S-VCO
キーワード(4)(和/英) PLL / Phase Locked Loop
キーワード(5)(和/英) ジッタ / jitter
キーワード(6)(和/英) CMOS / CMOS
第 1 著者 氏名(和/英) 原田 知親 / Tomochika HARADA
第 1 著者 所属(和/英) 中央大学理工学部情報工学科
Faculty of Science and Engineering, Chuo University
第 2 著者 氏名(和/英) 榎本 忠儀 / Tadayoshi ENOMOTO
第 2 著者 所属(和/英) 中央大学理工学部情報工学科
Faculty of Science and Engineering, Chuo University
発表年月日 2002/9/20
資料番号 ICD2002-98
巻番号(vol) vol.102
号番号(no) 340
ページ範囲 pp.-
ページ数 6
発行日