講演名 2002/9/20
網膜に学んだエッジ検出アナログ回路における素子特性のばらつきによる誤動作の改善
Amal Bandula Kariyawasam, 高崎 哲, 西尾 公裕, 安部 浩史, 澤 伸也, 古川 雄三, 米津 宏雄,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本報告では、網膜に学んだエッジ検出回路を構成するM0Sトランジスタのしきい値および利得係数のばらつきによる影響を確認し、回路の改良を行った。従来のエッジ検出回路は、主にカレントミラー回路で構成したアナログ回路であるため、素子特性にばらつきがある場合、誤動作が生じるという問題点があった。改良したエッジ検出回路には、素子特性のぱらつきに強いフィードバック回路を導入した。これにより、素子特性のばらつきに弱いカレントミラー回路を用いることなく、エッジ検出回路を構成することができた。改良したエッジ検出回路では、MOSトランジスタのしきい値および利得係数が同時にばらついた場合でも、エッジの位置を検出できることが、SPICEを用いた回路シミュレーションにより明らかとなった。
抄録(英) We have improved the tolerance of the edge detection network based on vertebrateouter retina for the threshold voltage and current factor variations of MOS transistors. Simulation results using the simulation program with integrated circuit emphasis (SPICE) indicated the weak tolerance of the edge detection network for the threshold voltage and current factor variations The novel edge detection circuit constructed with a feedback circuit that has superior tolerance for the MOS transistor mismatch. As a result of simulations, reduced influence for the variation of threshold voltage and the current factor was confirmed.
キーワード(和) エッジ検出 / アナログ集積回路 / しきい値電圧 / 利得係数 / フィードバック回路
キーワード(英) edge detection / analog integrated circuit / threshold voltage / current factor / feedback circuit
資料番号 ICD2002-94
発行日

研究会情報
研究会 ICD
開催期間 2002/9/20(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 網膜に学んだエッジ検出アナログ回路における素子特性のばらつきによる誤動作の改善
サブタイトル(和)
タイトル(英) An Analog Integrated Circuit Based on Vertebrate Outer Retina with Superior Tolerance for the MOS Transistor Mismatch
サブタイトル(和)
キーワード(1)(和/英) エッジ検出 / edge detection
キーワード(2)(和/英) アナログ集積回路 / analog integrated circuit
キーワード(3)(和/英) しきい値電圧 / threshold voltage
キーワード(4)(和/英) 利得係数 / current factor
キーワード(5)(和/英) フィードバック回路 / feedback circuit
第 1 著者 氏名(和/英) Amal Bandula Kariyawasam / Amal Bandula KARIYAWASAM
第 1 著者 所属(和/英) 豊橋技術科学大学電気・電子工学系
Department of Electrical and Electronic Engineering, Toyohashi University of Technology
第 2 著者 氏名(和/英) 高崎 哲 / Akira TAKASAKI
第 2 著者 所属(和/英) 豊橋技術科学大学電気・電子工学系
Department of Electrical and Electronic Engineering, Toyohashi University of Technology
第 3 著者 氏名(和/英) 西尾 公裕 / Kimihiro NISHIO
第 3 著者 所属(和/英) 豊橋技術科学大学電気・電子工学系
Department of Electrical and Electronic Engineering, Toyohashi University of Technology
第 4 著者 氏名(和/英) 安部 浩史 / Hiroshi ABE
第 4 著者 所属(和/英) 豊橋技術科学大学電気・電子工学系
Department of Electrical and Electronic Engineering, Toyohashi University of Technology
第 5 著者 氏名(和/英) 澤 伸也 / Shinya SAWA
第 5 著者 所属(和/英) 豊橋技術科学大学電気・電子工学系
Department of Electrical and Electronic Engineering, Toyohashi University of Technology
第 6 著者 氏名(和/英) 古川 雄三 / Yuzo FURUKAWA
第 6 著者 所属(和/英) 豊橋技術科学大学電気・電子工学系
Department of Electrical and Electronic Engineering, Toyohashi University of Technology
第 7 著者 氏名(和/英) 米津 宏雄 / Hiroo YONEZU
第 7 著者 所属(和/英) 豊橋技術科学大学電気・電子工学系
Department of Electrical and Electronic Engineering, Toyohashi University of Technology
発表年月日 2002/9/20
資料番号 ICD2002-94
巻番号(vol) vol.102
号番号(no) 340
ページ範囲 pp.-
ページ数 5
発行日