| 講演名 | 2002/9/19 アナデジ混載オシレータLSIによる分散PLLネットワークのハードウェアエミュレーション 山田 崇史, 本間 慶正, 浅井 哲也, 雨宮 好仁, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 複数のPLLを同期させてGHzクロックの分配を行うオシレータネットワーク(distributed PLL)をエミュレートするアナデジ混載LSIを提案する。PLLの要素回路(位相差検出器,ループフィルタ,VCO)を簡略化したモデル(オシレータ)を平面上に敷き詰めて、それらのオシレータを相互に結合したネットワークによりdistributed PLLを疑似的にエミュレートする。Distributed PLLは空間規模が大きくなると計算機シミュレーションが困難になる(空間規模に対して計算時間が指数関数的に増加する)が、提案するLSIは各オシレータが並列に動作するため、エミュレーション時間はdistributed PLLの空間規模に依存しない。本稿では、distributed PLLとその簡易モデルおよびモデルの回路化について述べ、HSPICEにより提案回路のパフォーマンス(同期クロックおよびモードロックの発生)を示す。提案回路の大規模集積化により、GHzクロックの分配設計が容易になるかもしれない。 |
| 抄録(英) | In this report, we propose an analog-digital hybrid LSI that emulates multiple synchronized phase-locked loops (PLLs) for a clock distribution network. The distributed PLL is emulated by a 2-D oscillator network consisting of multiple oscillator circuits that mimic elemental circuits of PLLs (phase detectors, loop filters, and VCOs). Numerical simulation of large-scale distributed PLL is very difficult because the load of simulations increases exponentially as the scale of the PLL network increases, while the emulation load is independent of the scale of the PLL network in the proposed circuit because the load is distributed into each oscillator. We here introduce the distributed PLL, its simplified model and analog-digital hybrid circuits of the proposed model, and show performances (synchronization and mode lock) of the circuit by using HSPICE. Large-scale integration of the proposed circuit may facilitate the design of GHz clock distribution networks. |
| キーワード(和) | PLL / 分散PLL / モードロック / オシレータ / 非線形回路 |
| キーワード(英) | PLL / distributed PLL / modelock / oscillator / nonlinear circuits |
| 資料番号 | ICD2002-81 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2002/9/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | アナデジ混載オシレータLSIによる分散PLLネットワークのハードウェアエミュレーション |
| サブタイトル（和） | |
| タイトル（英） | Hardware Emulation of Distributed PLL Networks with an Analog-Digital Hybrid Oscillator LSI |
| サブタイトル（和） | |
| キーワード(1)（和/英） | PLL / PLL |
| キーワード(2)（和/英） | 分散PLL / distributed PLL |
| キーワード(3)（和/英） | モードロック / modelock |
| キーワード(4)（和/英） | オシレータ / oscillator |
| キーワード(5)（和/英） | 非線形回路 / nonlinear circuits |
| 第 1 著者 氏名（和/英） | 山田 崇史 / Takashi YAMADA |
| 第 1 著者 所属（和/英） | 北海道大学工学部 Department of Electrical Engineering, Hokkaido University |
| 第 2 著者 氏名（和/英） | 本間 慶正 / Yoshimasa HONMA |
| 第 2 著者 所属（和/英） | 北海道大学工学部 Department of Electrical Engineering, Hokkaido University |
| 第 3 著者 氏名（和/英） | 浅井 哲也 / Tetsuya ASAI |
| 第 3 著者 所属（和/英） | 北海道大学工学部 Department of Electrical Engineering, Hokkaido University |
| 第 4 著者 氏名（和/英） | 雨宮 好仁 / Yoshihito AMEMIYA |
| 第 4 著者 所属（和/英） | 北海道大学工学部 Department of Electrical Engineering, Hokkaido University |
| 発表年月日 | 2002/9/19 |
| 資料番号 | ICD2002-81 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 339 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |