| 講演名 | 2002/1/9 リセスゲート構造GaAs MESFETにおけるゲートラグとブレークダウン特性との相関の解析 三谷 恭隆, 河西 大輔, 若林 朗, 堀尾 和重, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 表面準位とキャリアの衝突イオン化を考慮したリセスゲート構造GaAs MESFETの2次元数値解析を行い, ブレークダウン特性の表面準位パラメータ及びリセス構造依存性を調べると共に, ゲートラグに与える衝突イオン化の影響及びそのリセス構造依存性を調べた。その結果, ゲートラグが顕著となる型の表面準位を有する場合, リセス導入によりゲートラグが軽減されるものの, 逆にブレークダウン電圧が低くなることが示唆された。 |
| 抄録(英) | Two-dimensional numerical analysis of recessed-gate GaAs MESFETs is performed in which surface states and impact ionization of carriers are considered. Effects of surface states and recess structure on the breakdown characteristics are studied. It is also studied how the gate-lag phenomena are influenced by the impact ionization and the recess parameters. It is shown that by introducing the (narrowly) recessed-gate structure, the gate-lag is reduced, but the breakdown voltage is inversely lowered in some cases. |
| キーワード(和) | GaAs MESFET / リセスゲート構造 / 表面準位 / ゲートラグ / ブレークダウン / 2次元解析 |
| キーワード(英) | GaAs MESFET / recessed-gate structure / surface state / gate-lag / breakdown / 2D analysis |
| 資料番号 | 2001-ED-196,2001-MW-151,2001-ICD-193 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2002/1/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | リセスゲート構造GaAs MESFETにおけるゲートラグとブレークダウン特性との相関の解析 |
| サブタイトル（和） | |
| タイトル（英） | Analysis of Relationship between Gate-Lag and Breakdown Phenomena in Recessed-Gate GaAs MMSFETs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | GaAs MESFET / GaAs MESFET |
| キーワード(2)（和/英） | リセスゲート構造 / recessed-gate structure |
| キーワード(3)（和/英） | 表面準位 / surface state |
| キーワード(4)（和/英） | ゲートラグ / gate-lag |
| キーワード(5)（和/英） | ブレークダウン / breakdown |
| キーワード(6)（和/英） | 2次元解析 / 2D analysis |
| 第 1 著者 氏名（和/英） | 三谷 恭隆 / Y. MITANI |
| 第 1 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 第 2 著者 氏名（和/英） | 河西 大輔 / D. KASAI |
| 第 2 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 第 3 著者 氏名（和/英） | 若林 朗 / A. WAKABAYASHI |
| 第 3 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 第 4 著者 氏名（和/英） | 堀尾 和重 / K. HORIO |
| 第 4 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 発表年月日 | 2002/1/9 |
| 資料番号 | 2001-ED-196,2001-MW-151,2001-ICD-193 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 555 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |