| 講演名 | 2001/7/27 メタルゲートトランジスタの性能検証 松田 聡, 山河 秀樹, 東 篤志, 豊島 義明, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ダマシンメタルゲードプロセスを用いてメタルゲートを用いたCMOS回路の性能検証を行った。ゲートのメタル化による空乏化抑制特性を生かしつつ、W/TiNのシングルワークファンクション用ゲート材料と埋め込みチャネル構造の組み合わせによって短チャネル特性を制御している。また、ダマシンゲートプロセスを用いることによって、セルフアラインチャネル構造による寄生容量低減と極浅埋め込みチャネル構造形式を実現した。さらにはゲート電極のTiNをCVD化することによって原紙移動度の改造が期待でき、これを用いることによってゲート長100nmの世代でτpdが20psを切る性能が実現可能であることを示した。 |
| 抄録(英) | Metal gate CMOS technologies for high speed application was investigated using damascene metal gate process.We demonstrated the performance improvement by no gate depletion effect of metal gate using actual device.Ti/W was used as single work function metal gate meterial and ultra shallow buried channel profile was formed for threshold voltage control.Self-aligned channel structure effectively reduces source/drain junction capacitance.Extremely good metal/SiO_2 interface with CVD-TiN gate stack realizes intrinsic channel mobility.Propagation delay time of CMOS inverter ring oscillator was 20 ps, and projected performance in next generation would be better using improved technologies. |
| キーワード(和) | メタルゲート / ダマシンゲートプロセス / 埋め込みチャネル / チタンナイトライド / 移動度 |
| キーワード(英) | Metal Gate / Damascene Gate Process / Buried Channel / TiN / Mobility |
| 資料番号 | SDM2001-137,ICD2001-60 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2001/7/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | メタルゲートトランジスタの性能検証 |
| サブタイトル（和） | |
| タイトル（英） | Performance Improvement of Metal Gate CMOS Technologies |
| サブタイトル（和） | |
| キーワード(1)（和/英） | メタルゲート / Metal Gate |
| キーワード(2)（和/英） | ダマシンゲートプロセス / Damascene Gate Process |
| キーワード(3)（和/英） | 埋め込みチャネル / Buried Channel |
| キーワード(4)（和/英） | チタンナイトライド / TiN |
| キーワード(5)（和/英） | 移動度 / Mobility |
| 第 1 著者 氏名（和/英） | 松田 聡 / S Matsuda |
| 第 1 著者 所属（和/英） | (株)東芝 セミコンダクター社 システムLSI開発センター System LSI Research & Development Center, Toshiba Corporation Semiconductor Company |
| 第 2 著者 氏名（和/英） | 山河 秀樹 / H Yamakawa |
| 第 2 著者 所属（和/英） | (株)東芝 セミコンダクター社 システムLSI開発センター System LSI Research & Development Center, Toshiba Corporation Semiconductor Company |
| 第 3 著者 氏名（和/英） | 東 篤志 / A Azuma |
| 第 3 著者 所属（和/英） | (株)東芝 セミコンダクター社 システムLSI開発センター System LSI Research & Development Center, Toshiba Corporation Semiconductor Company |
| 第 4 著者 氏名（和/英） | 豊島 義明 / Y Toyoshima |
| 第 4 著者 所属（和/英） | (株)東芝 セミコンダクター社 システムLSI開発センター System LSI Research & Development Center, Toshiba Corporation Semiconductor Company |
| 発表年月日 | 2001/7/27 |
| 資料番号 | SDM2001-137,ICD2001-60 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 249 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |