| 講演名 | 2001/7/27 デバイスサイドからみたしきい値電圧可変CMOS回路技術 平本 俊郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | しきい値電圧可変CMOS(Variable Threshold Voltage CMOS, VTCMOS)回路技術をデバイス面から検討し, デバイスパラメータの最適化とスケーラビリティについて議論した.最適の基板バイアス定数は, 印加できる基板バイアスの大きさに依存する.このVTCMOSによってスタンバイ電力を大幅に抑制しようとする回路形式は, 微細化が進み電源電圧が下がると破綻する.一方, 低電圧化でのVTCMOSの最大の利点は高速化であり, 他のスタンバイリーク抑制回路との組み合わせは将来の高速低消費電力回路形式として極めて有望である. |
| 抄録(英) | The optimum device parameters of variable threshold voltage CMOS(VTCMOS)have been investigated by means of device simulation and its scalability has been discussed.The optimum body effect factor depends on the relationship between the substrate bias and the supply voltage.It is shown that the VTCMOS scheme aiming at extremely low stand-by power will fail as the device size and the supply voltage scaled.The advantage of VTCMOS will be its high speed, and the VTCMOS will be essential in the high-speed circuits operating at low supply voltage in the combination with another low stand-by scheme such as leak cut-off switches. |
| キーワード(和) | VTCMOS / しきい値電圧 / 基板バイアス効果 / 基板バイアス係数 / 低消費電力 |
| キーワード(英) | VTCMOS / Threshold Voltage / Body Effect / Body Effect Factor / Low Power |
| 資料番号 | SDM2001-135,ICD2001-58 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2001/7/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | デバイスサイドからみたしきい値電圧可変CMOS回路技術 |
| サブタイトル（和） | |
| タイトル（英） | Device Consideration of Variable Threshold Voltage CMOS Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | VTCMOS / VTCMOS |
| キーワード(2)（和/英） | しきい値電圧 / Threshold Voltage |
| キーワード(3)（和/英） | 基板バイアス効果 / Body Effect |
| キーワード(4)（和/英） | 基板バイアス係数 / Body Effect Factor |
| キーワード(5)（和/英） | 低消費電力 / Low Power |
| 第 1 著者 氏名（和/英） | 平本 俊郎 / Toshiro Hiramoto |
| 第 1 著者 所属（和/英） | 東京大学生産技術研究所:東京大学大規模集積システム設計教育研究センター Institute of Industrial Science, University of Tokyo:VLSI Design and Education Center, University of Tokyo |
| 発表年月日 | 2001/7/27 |
| 資料番号 | SDM2001-135,ICD2001-58 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 249 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |