| 講演名 | 2001/7/27 極低しきい値MOSを使用した高性能マイクロプロセッサの設計手法 三宅 保, 山下 毅雄, 浅利 則克, 関坂 秀樹, 酒井 透, 松浦 和宏, 若原 篤志, 高橋 英行, 檜山 徹, 宮本 和久, 森 和孝, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 低電源電圧で回路性能を改善するために必要な極低V_THを応用する高性能CMOS MPUの新しい設計方法論を提案する。基板バイアス制御、マルチV_TH、低温IDDQ試験、そして△IDDQ試験により、IDDQ試験時のバックグラウンドリーク電流を増やすこと無く、動作周波数を向上する事が可能となる。結果として、IDDQ試験での不良検出感度を下げることなく、64bit MPUの動作周波数を340MHzから560MHzに改善する事に成功した。 |
| 抄録(英) | A new design methodology of high performance CMOS MPU that applies ultra-low V_TH, which is necessary improve circuit performance with low power supply voltage, is discussed.The multi-V_TH, the IDDQ measurement with back bias control at low temperature and △IDDQ technologies are applied in order to speed up without increasing background leakage in IDDQ test.As a result, operation frequency of 64bit MPU was successfully improved 340MHz to 560MHz without lowering IDDQ quality. |
| キーワード(和) | 極低V_TH / IDDQ試験 / 基板バイアス制御 / マルチV_TH / 低温IDDQ試験 / △IDDQ |
| キーワード(英) | Ultra-low V_TH / IDDQ test / Back bias control / Multi-V_TH / Low temperature / △IDDQ |
| 資料番号 | SDM2001-131,ICD2001-54 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2001/7/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 極低しきい値MOSを使用した高性能マイクロプロセッサの設計手法 |
| サブタイトル（和） | |
| タイトル（英） | Design Methodology of High Performance Microprocessor using Ultra-Low Threshold Voltage CMOS |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 極低V_TH / Ultra-low V_TH |
| キーワード(2)（和/英） | IDDQ試験 / IDDQ test |
| キーワード(3)（和/英） | 基板バイアス制御 / Back bias control |
| キーワード(4)（和/英） | マルチV_TH / Multi-V_TH |
| キーワード(5)（和/英） | 低温IDDQ試験 / Low temperature |
| キーワード(6)（和/英） | △IDDQ / △IDDQ |
| 第 1 著者 氏名（和/英） | 三宅 保 / Tamotsu Miyake |
| 第 1 著者 所属（和/英） | (株)日立製作所 デバイス開発センタ Device Development Center, Hitachi Ltd., Tokyo, Japan |
| 第 2 著者 氏名（和/英） | 山下 毅雄 / Takeo Yamashita |
| 第 2 著者 所属（和/英） | (株)日立製作所 デバイス開発センタ Device Development Center, Hitachi Ltd., Tokyo, Japan |
| 第 3 著者 氏名（和/英） | 浅利 則克 / Norikatsu Asari |
| 第 3 著者 所属（和/英） | (株)日立製作所 日立超LSIシステムズ Hitachi ULSI Systems, Co., Ltd., Tokyo, Japan |
| 第 4 著者 氏名（和/英） | 関坂 秀樹 / Hideki Sekisaka |
| 第 4 著者 所属（和/英） | (株)日立製作所 日立超LSIシステムズ Hitachi ULSI Systems, Co., Ltd., Tokyo, Japan |
| 第 5 著者 氏名（和/英） | 酒井 透 / Toru Sakai |
| 第 5 著者 所属（和/英） | (株)日立製作所 日立超LSIシステムズ Hitachi ULSI Systems, Co., Ltd., Tokyo, Japan |
| 第 6 著者 氏名（和/英） | 松浦 和宏 / Kazuhiro Matsuura |
| 第 6 著者 所属（和/英） | (株)日立製作所 日立超LSIシステムズ Hitachi ULSI Systems, Co., Ltd., Tokyo, Japan |
| 第 7 著者 氏名（和/英） | 若原 篤志 / Atsushi Wakahara |
| 第 7 著者 所属（和/英） | (株)日立製作所 デバイス開発センタ Device Development Center, Hitachi Ltd., Tokyo, Japan |
| 第 8 著者 氏名（和/英） | 高橋 英行 / Hideyuki Takahashi |
| 第 8 著者 所属（和/英） | (株)日立製作所 デバイス開発センタ Device Development Center, Hitachi Ltd., Tokyo, Japan |
| 第 9 著者 氏名（和/英） | 檜山 徹 / Toru Hiyama |
| 第 9 著者 所属（和/英） | (株)日立製作所 エンタープライズサーバ事業部 Enterprise Server Division, Hitachi Ltd., Kanagawa, Japan |
| 第 10 著者 氏名（和/英） | 宮本 和久 / Kazuhisa Miyamoto |
| 第 10 著者 所属（和/英） | (株)日立製作所 エンタープライズサーバ事業部 Enterprise Server Division, Hitachi Ltd., Kanagawa, Japan |
| 第 11 著者 氏名（和/英） | 森 和孝 / Kazutaka Mori |
| 第 11 著者 所属（和/英） | (株)日立製作所 デバイス開発センタ Device Development Center, Hitachi Ltd., Tokyo, Japan |
| 発表年月日 | 2001/7/27 |
| 資料番号 | SDM2001-131,ICD2001-54 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 249 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |