講演名 2001/3/2
画像処理を対象としたPacked SIMD型命令セットを持つプロセッサのハードウェア/ソフトウェア協調合成システムにおける並列化Cコンパイラ
野々垣 直浩, 戸川 望, 柳澤 政生, 大附 辰夫,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 画像処理アプリケーションの性能向上を目的として多くの汎用およびディジタル信号処理向けプロセッサで拡張命令セットが提供されている。主にこの機能拡張はPacked SIMD型の命令の追加によるものである。Packed SIMD型命令を用いることで,アプリケーションのデータ並列性を活用することができる。Packed SIMD型命令は多くの種類が存在するが,アプリケーションは限られた命令しか使用しない。そこでプロセッサをアプリケーションスペシフィック合成をすることで,実行時間制約を満足するプロセッサの面積を大きく削減することができる。本稿では,Packed SIMD型命令セットをもつプロセッサのハードウェア/ソフトウェア協調合成システムとそのコンパイラのレジスタ内SIMD並列化アルゴリズムを提案する。C言語によるアプリケーション記述とアプリケーションデータを入力とし,プロセッサのハードウェア記述,プロセッサ上で動作するオブジェクトコードおよびソフトウェア環境を出力とする。並列化コンパイラはプロセッサコアに付加可能な全てのハードウェアを付加したプロセッサ上で動作するオブジェクトコードを生成する。コンパイラは命令レベル並列性,レジスタ内SIMD並列性を抽出し,実行時間の最小化を目指す。計算機実験によって本コンパイラを評価した結果を報告する。
抄録(英) Many current general purpose processors and digital signal processors have extended instructions to enhance their performance of image/video processing applications. The extended functionality comes primarily with the addition of packed SIMD type instructions. These instructions aim at exploiting subword parallelism. The packed SIMD type instruction set includes hundreds of instructions but a small subset of them is enough to implement most image/video processing applications. Thus we can significantly reduce area of a processor within a restriction of execution time if application-specific syntyesis is applied to it. In this paper, we propose a hardware/software cosynthesis system for processors with packed SIMD type instruction set and an algorithm of SIMD parallelization in a register for its compiler. The input of the system is an application description written in C and application data, and the output is hardware descriptions of a synthesized processor core, an application binary code executed on the processor core and software environment. Its compiler generates an object code assuming a processor core with all the available hardware units. It exploits instruction level and subword level parallelism, and attempts to minimize its execution time. The experimental results show the effectiveness of the compiler.
キーワード(和) ハードウェア/ソフトウェア協調合成 / Packed SIMD型命令セット / コンパイラ / ディジタル信号処理 / 組み込みプロセッサ
キーワード(英) Hardware/software cosynthesis / packed SIMD type instruction set / digital signal processing / compiler / embedded processors
資料番号 VLD2000-139,ICD2000-215
発行日

研究会情報
研究会 ICD
開催期間 2001/3/2(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 画像処理を対象としたPacked SIMD型命令セットを持つプロセッサのハードウェア/ソフトウェア協調合成システムにおける並列化Cコンパイラ
サブタイトル(和)
タイトル(英) A Parallelizing Compiler in a Hardware/Software Cosynthesis System for Image/Video Processor with Packed SIMD Type Instruction Sets
サブタイトル(和)
キーワード(1)(和/英) ハードウェア/ソフトウェア協調合成 / Hardware/software cosynthesis
キーワード(2)(和/英) Packed SIMD型命令セット / packed SIMD type instruction set
キーワード(3)(和/英) コンパイラ / digital signal processing
キーワード(4)(和/英) ディジタル信号処理 / compiler
キーワード(5)(和/英) 組み込みプロセッサ / embedded processors
第 1 著者 氏名(和/英) 野々垣 直浩 / Nobuhiro NONOGAKI
第 1 著者 所属(和/英) 早稲田大学理工学部電子・情報通信学科
Dept. of Electronics, Information and Communication Engineering, Waseda University
第 2 著者 氏名(和/英) 戸川 望 / Nozomu TOGAWA
第 2 著者 所属(和/英) 早稲田大学理工学総合研究センター
Advanced Research Institute for Science and Engineering, Waseda University
第 3 著者 氏名(和/英) 柳澤 政生 / Masao YANAGISAWA
第 3 著者 所属(和/英) 早稲田大学理工学部電子・情報通信学科
Dept. of Electronics, Information and Communication Engineering, Waseda University
第 4 著者 氏名(和/英) 大附 辰夫 / Tatsuo OHTSUKI
第 4 著者 所属(和/英) 早稲田大学理工学部電子・情報通信学科
Dept. of Electronics, Information and Communication Engineering, Waseda University
発表年月日 2001/3/2
資料番号 VLD2000-139,ICD2000-215
巻番号(vol) vol.100
号番号(no) 648
ページ範囲 pp.-
ページ数 6
発行日