| 講演名 | 2000/8/18 ED2000-135 / SDM2000-117 / ICD-2000-71 低誘電率層間材料を用いたCuデュアルダマシン配線技術 丸山 裕之, 大島 隆文, 青木 英雄, 前川 厚志, 宇野 正一, 福田 琢也, 小林 伸好, 日野出 憲治, 古澤 健志, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 低誘電層間材料である有機SOG(HSG2209S-R7:日立化成工業(株)、k=2.9)を層間絶縁膜に適用したCuディアルダマシン配線を作成し、その電気特性を評価した。またエッチングストッパ層にTEOSを用いて更なる低誘電化を図った。その構造の配線容量は従来のTEOS層間のCuダマシン配線と比較して、約30%低減することができた。配線抵抗およびビア抵抗も良好な値を示し、この配線技術が0.18μmCMOSに充分適用可能であることがわかった。 |
| 抄録(英) | Process integration of low-k organic SOG as interlayer dielectric(ILD) for 0.5 μ m-pitch Cu dual-damascene interconnects is discussed. The dual-damascene interconnects using the organic SOG reduced the interconnect capacitance by 30% compared with that using TEOS. The electrical characteristics such as wire and via resistance, showed that the organic SOG ILD are feasible for 0.18 μ m-CMOS application. |
| キーワード(和) | 低誘電率 / 有機SOG / Cuデュアルダマシン配線 / 配線容量 / 0.18μmCMOS |
| キーワード(英) | low-k / organic SOG / Cu dual-damascene interconnect / line capacitance / 0.18μm CMOS |
| 資料番号 | ED2000-135,SDM2000-117,ICD-2000-71 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2000/8/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ED2000-135 / SDM2000-117 / ICD-2000-71 低誘電率層間材料を用いたCuデュアルダマシン配線技術 |
| サブタイトル（和） | |
| タイトル（英） | ED2000-135 / SDM2000-117 / ICD-2000-71 Process integration of low-k organic SOG(k=2.9)for Cu dual-damascene interconnects |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低誘電率 / low-k |
| キーワード(2)（和/英） | 有機SOG / organic SOG |
| キーワード(3)（和/英） | Cuデュアルダマシン配線 / Cu dual-damascene interconnect |
| キーワード(4)（和/英） | 配線容量 / line capacitance |
| キーワード(5)（和/英） | 0.18μmCMOS / 0.18μm CMOS |
| 第 1 著者 氏名（和/英） | 丸山 裕之 / H. Maruyama |
| 第 1 著者 所属（和/英） | (株)日立製作所デバイス開発センタ Device Development Center, Hitachi, Ltd. |
| 第 2 著者 氏名（和/英） | 大島 隆文 / T. Ohshima |
| 第 2 著者 所属（和/英） | (株)日立製作所デバイス開発センタ Device Development Center, Hitachi, Ltd. |
| 第 3 著者 氏名（和/英） | 青木 英雄 / H. Aoki |
| 第 3 著者 所属（和/英） | (株)日立製作所デバイス開発センタ Device Development Center, Hitachi, Ltd. |
| 第 4 著者 氏名（和/英） | 前川 厚志 / A. Maekawa |
| 第 4 著者 所属（和/英） | 日立超LSIシステムズ(株) Hitachi ULSI Systems Corporation |
| 第 5 著者 氏名（和/英） | 宇野 正一 / S. Uno |
| 第 5 著者 所属（和/英） | (株)日立製作所デバイス開発センタ Device Development Center, Hitachi, Ltd. |
| 第 6 著者 氏名（和/英） | 福田 琢也 / T. Fukuda |
| 第 6 著者 所属（和/英） | (株)日立製作所デバイス開発センタ Device Development Center, Hitachi, Ltd. |
| 第 7 著者 氏名（和/英） | 小林 伸好 / N. Kobayashi |
| 第 7 著者 所属（和/英） | (株)日立製作所デバイス開発センタ Device Development Center, Hitachi, Ltd. |
| 第 8 著者 氏名（和/英） | 日野出 憲治 / K. Hinode |
| 第 8 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 9 著者 氏名（和/英） | 古澤 健志 / T. Furusawa |
| 第 9 著者 所属（和/英） | (株)日立製作所中央研究所 Research Laboratory, Hitachi, Ltd. |
| 発表年月日 | 2000/8/18 |
| 資料番号 | ED2000-135,SDM2000-117,ICD-2000-71 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 270 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |