講演名 2000/8/17
ED2000-116 / SDM2000-98 / ICD2000-52 3しきい値CMOS/SIMOX回路構成法による低電力54x54-b乗算器
藤井 孝治, 道関 隆国,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 3しきい値CMOS/SIMOX回路構成法により, 54x54ビット乗算器を作製した.高速化のため, クリティカルパスの負荷容量を削減するマルチプレクサ回路を開発し, 乗算器内部の多ビット加算器に適用した.低消費電力のため, 乗算器のCMOS論理部を, 低および中の2種類のしきい値電圧のMOSFETから構成し, その割り振りをEDAツールを用いて自動的に行った.試作した乗算器は, 0.5V電源で遅延時間31ns, 消費電力2.8mWであった.
抄録(英) A54x54-b multiplier was designed and fabricated with a triple threshold CMOS/SIMOX circuit scheme. To accelerate its operation, we developed and used a multiplexer that reduces load capacitance in a critical path. To reduce power consumption, we automatically constructed the CMOS logic ciruit with low and medium-Vth MOSFETs using an EDA tool. The multiplier achieved a delay time of 31 ns and a power dissipation of 2.8 mW at 0.5-V operation.
キーワード(和) 3しきい値回路 / CMOS / SIMOX / 低電圧 / しきい値電圧 / 乗算器
キーワード(英) Triple-threshold circuit / CMOS / SIMOX / low voltage / threshold voltage / multiplier
資料番号 ED2000-116,SDM2000-98,ICD2000-52
発行日

研究会情報
研究会 ICD
開催期間 2000/8/17(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) ED2000-116 / SDM2000-98 / ICD2000-52 3しきい値CMOS/SIMOX回路構成法による低電力54x54-b乗算器
サブタイトル(和)
タイトル(英) ED2000-116 / SDM2000-98 / ICD2000-52 A 54x54-b Multiplier with a Triple-Vth CMOS/SIMOX Circuit Scheme
サブタイトル(和)
キーワード(1)(和/英) 3しきい値回路 / Triple-threshold circuit
キーワード(2)(和/英) CMOS / CMOS
キーワード(3)(和/英) SIMOX / SIMOX
キーワード(4)(和/英) 低電圧 / low voltage
キーワード(5)(和/英) しきい値電圧 / threshold voltage
キーワード(6)(和/英) 乗算器 / multiplier
第 1 著者 氏名(和/英) 藤井 孝治 / Koji Fujii
第 1 著者 所属(和/英) NTT通信エネルギー研究所
NTT Telecommunications Energy Laboratories
第 2 著者 氏名(和/英) 道関 隆国 / Takakuni Douseki
第 2 著者 所属(和/英) NTT通信エネルギー研究所
NTT Telecommunications Energy Laboratories
発表年月日 2000/8/17
資料番号 ED2000-116,SDM2000-98,ICD2000-52
巻番号(vol) vol.100
号番号(no) 269
ページ範囲 pp.-
ページ数 5
発行日