| 講演名 | 2000/8/17 ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1 伊藤 秀之, 小西 隆介, 中田 広, 小栗 清, 永見 康一, 塩澤 恒道, ノルバート イムリック, 稲森 稔, 名古屋 彰, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 完全非同期方式の動的再構成可能論理LSI(PCA-1)を開発し, その基本動作を確認したので報告する.PCA-1は、我々が提案しているPlastic Cell Architecture(PCA)を実現する最初のLSIである.PCAは, オブジェクトとメッセージによる並列処理を動的再構成可能ハードウェア上で直接実現すつ再構成可能計算機アーキテクチャである.PCAのハードウェアは, 可変部と組込部の二重構造のセルのセルアレイで, PCA-1はこれを実現するLSIである.また, PCA-1は非同期設計により, 低消費電力化を実現している. |
| 抄録(英) | In this paper we report on PCA-1, which is an asynchronously designed dynamically reconfigurable logic LSI.We have developed it and confirmed its basic behavior. PCA-1 is the first LSI of Plastic Cell Architecture(PCA)which we have proposed. PCA is a Reconfigurable Computer Architecture, which realize parallel processing by objects and messages directly on the dynamically reconfigurable hardware. Characteristic of PCA hardware is an array of a dual structure cell that has the plastic part and the fixed(built-in)part. Thus PCA-1 is the LSI that realize this structure. And it also obtains a low power feature as asynchronous architecture. |
| キーワード(和) | 再構成可能計算機 / ハードウェアの動的再構成 / 非同期システム / VLSI / 並列処理 |
| キーワード(英) | reconfigurable computer / dynamic reconfiguration / asynchronous system / VLSI / parallel processing |
| 資料番号 | ED2000-111,SDM2000-93,ICD2000-47 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2000/8/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ED2000-111 / SDM2000-93 / ICD2000-47 動的再構成可能論理LSI : PCA-1 |
| サブタイトル（和） | |
| タイトル（英） | ED2000-111 / SDM2000-93 / ICD2000-47 Dynamically Reconfigurable Logic LSI : PCA-1 |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 再構成可能計算機 / reconfigurable computer |
| キーワード(2)（和/英） | ハードウェアの動的再構成 / dynamic reconfiguration |
| キーワード(3)（和/英） | 非同期システム / asynchronous system |
| キーワード(4)（和/英） | VLSI / VLSI |
| キーワード(5)（和/英） | 並列処理 / parallel processing |
| 第 1 著者 氏名（和/英） | 伊藤 秀之 / Hideyuki ITO |
| 第 1 著者 所属（和/英） | NTT未来ねっと研究所 NTT Network Innovation Laboratories |
| 第 2 著者 氏名（和/英） | 小西 隆介 / Ryusuke KONISHI |
| 第 2 著者 所属（和/英） | NTT未来ねっと研究所 NTT Network Innovation Laboratories |
| 第 3 著者 氏名（和/英） | 中田 広 / Hiroshi NAKADA |
| 第 3 著者 所属（和/英） | NTT未来ねっと研究所 NTT Network Innovation Laboratories |
| 第 4 著者 氏名（和/英） | 小栗 清 / Kiyoshi OGURI |
| 第 4 著者 所属（和/英） | 長崎大学情報システム工学研究科 Department of Computer and Information Science, Nagasaki University |
| 第 5 著者 氏名（和/英） | 永見 康一 / Kouichi NAGAMI |
| 第 5 著者 所属（和/英） | NTT未来ねっと研究所 NTT Network Innovation Laboratories |
| 第 6 著者 氏名（和/英） | 塩澤 恒道 / Tsunemichi SHIOZAWA |
| 第 6 著者 所属（和/英） | NTT未来ねっと研究所 NTT Network Innovation Laboratories |
| 第 7 著者 氏名（和/英） | ノルバート イムリック / Norbert IMLIG |
| 第 7 著者 所属（和/英） | NTT未来ねっと研究所 NTT Network Innovation Laboratories |
| 第 8 著者 氏名（和/英） | 稲森 稔 / Minoru INAMORI |
| 第 8 著者 所属（和/英） | NTT未来ねっと研究所 NTT Network Innovation Laboratories |
| 第 9 著者 氏名（和/英） | 名古屋 彰 / Akira NAGOYA |
| 第 9 著者 所属（和/英） | NTT未来ねっと研究所 NTT Network Innovation Laboratories |
| 発表年月日 | 2000/8/17 |
| 資料番号 | ED2000-111,SDM2000-93,ICD2000-47 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 269 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |