| 講演名 | 2000/5/4 LSI上の配線におけるインダクタンス効果を組み込んだRC等価遅延モデリング ルノワ パトリック, 中村 和之, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | LSIの高速化に伴い、従来から用いられてきた配線遅延のRCモデリングに加えて、インダクタンスの効果を考慮する必要が出てきた。本報告では、RLCで構成される配線の遅延時間の解析式を導出し、さらに、RCのみで構成されるRC等価遅延モデルへのフィッティングを行った。これにより、RCのみをサポートする従来のCADツールにおいても、インダクタンス効果を含めた遅延を扱うことを可能にした。 |
| 抄録(英) | With increasing VLSI on-chip frequencies, the importance of interconnection wiring inductance effects, makes no longer trustable the RC models implemented in most of the current CAD-tools. In this paper we focus on accurate estimations of the RLC propagation delay for one wire. Then we generate RC delay equivalent circuits enclosing the inductance effects in order to take advantage of the present CAD-tools. |
| キーワード(和) | インダクタンス / 配線遅延 / 遅延モデリング / CAD |
| キーワード(英) | Inductance / Wiring delay / Delay Modelimg / CAD tool |
| 資料番号 | ICD2000-18 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2000/5/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | LSI上の配線におけるインダクタンス効果を組み込んだRC等価遅延モデリング |
| サブタイトル（和） | |
| タイトル（英） | An accurate RLC interconnection delay calculation for generating RC delay equivalent circuit enclosing inductance effects |
| サブタイトル（和） | |
| キーワード(1)（和/英） | インダクタンス / Inductance |
| キーワード(2)（和/英） | 配線遅延 / Wiring delay |
| キーワード(3)（和/英） | 遅延モデリング / Delay Modelimg |
| キーワード(4)（和/英） | CAD / CAD tool |
| 第 1 著者 氏名（和/英） | ルノワ パトリック / Patrick Lenoir |
| 第 1 著者 所属（和/英） | 日本電気(株)シリコンシステム研究所 Silicon Systems Research Laboratories NEC Corporation |
| 第 2 著者 氏名（和/英） | 中村 和之 / Kazuyuki Nakamura |
| 第 2 著者 所属（和/英） | 日本電気(株)シリコンシステム研究所 Silicon Systems Research Laboratories NEC Corporation |
| 発表年月日 | 2000/5/4 |
| 資料番号 | ICD2000-18 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 41 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |