講演名 | 2000/5/5 動的制御可能なDC/DCレベルコンバータとその応用 鹿野 裕明, 石山 英実, 岩田 治也, 榎本 忠儀, 藤井 正浩, 吉田 信秀, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 被制御回路への供給電圧を適応的に制御するDC / DC変換器を開発した.被制御回路の動作時は高速動作に必要な高い電圧を, 待機時は被制御回路が必要とする最小限の電圧を適応的に与えることにより, 被制御回路の高速化と低消費電力化が同時に実現できる.本DC / DC変換器を0.25-μmHEMT技術を用いて試作し, その特性を評価した.また, 32ワードレジスタファイル及び512ビットSRAMに適用し, その効果を確認した.その結果, 32ワードレジスタファイルにおいては, 従来型と比べ動作速度をほぼ維持し(92.9%), 同時に消費電力を半減(57.1%)できた.また, 512ビットSRAMにおいては, 従来型と比べアクセス時間をほぼ同等に維持しつつ, 消費電力を89.7%に削減できた.なお, この電源電圧適応制御技術はサブスレショルド電流やpn接合逆バイアス電流によるCMOS回路やパストランジスタ回路の待機時消費電力の低減にも有効である. |
抄録(英) | A new DC / DC level converter has been developed for use in high-speed, low-power circuits. The level converter can increase the DC voltage which is supplied to an active-load circuit on request, or supply a minimal DC voltage to a load circuit in the stand-by mode. 32-word register files and 512-bit cache SRAMs were developed using 0.25-μm HEMT technology to examine the effectiveness of the DC / DC level converter in power reduction. Experimental results showed that the power dissipation P of the 32-word register file with on-chip DC / DC level converters was 1.04W, a reduction to 57.1% of that of an equivalent conventional register file, while the operating frequency f_C was 6.42 GHz that is 92.9% of f_C for the conventional register file. P for the 512-bit cache SRAM with the new DC / DC level converters was 34.3mW, 89.7% of the value for an equivalent conventional cache SRAM. The DC / DC level converter technology is also useful in that is reduces P due to subthreshold currents in CMOS and pass-transistor logic circuits. |
キーワード(和) | DC / DC変換器 / SRAM / レジスタファイル / ディレイフリップフロップ / 消費電力 / HEMT |
キーワード(英) | DC / DC level converter / SRAM / register file / delay flip-flop / power dissipation / HEMT |
資料番号 | ICD2000-23 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2000/5/5(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 動的制御可能なDC/DCレベルコンバータとその応用 |
サブタイトル(和) | |
タイトル(英) | A Dynamically Controllable DC/DC Level Converter and Its Application to High-Speed, Low-Power Circuits |
サブタイトル(和) | |
キーワード(1)(和/英) | DC / DC |
キーワード(2)(和/英) | DC変換器 / DC level converter |
キーワード(3)(和/英) | SRAM / SRAM |
キーワード(4)(和/英) | レジスタファイル / register file |
キーワード(5)(和/英) | ディレイフリップフロップ / delay flip-flop |
キーワード(6)(和/英) | 消費電力 / power dissipation |
キーワード(7)(和/英) | HEMT / HEMT |
第 1 著者 氏名(和/英) | 鹿野 裕明 / H. Shikano |
第 1 著者 所属(和/英) | 中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University |
第 2 著者 氏名(和/英) | 石山 英実 / H. Ishiyama |
第 2 著者 所属(和/英) | 中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University |
第 3 著者 氏名(和/英) | 岩田 治也 / H. Iwata |
第 3 著者 所属(和/英) | (株)東芝 / Graduate School of Science and Engineering, Chuo University |
第 4 著者 氏名(和/英) | 榎本 忠儀 / T. Enomoto |
第 4 著者 所属(和/英) | 中央大学大学院理工学研究科情報工学専攻 Optoelectronics and High Frequency Device Res.Labs., NEC Corp. |
第 5 著者 氏名(和/英) | 藤井 正浩 / M. Fujii |
第 5 著者 所属(和/英) | 日本電気(株)光・超高周波数デバイス研究所 Optoelectronics and High Frequency Device Res.Labs., NEC Corp. |
第 6 著者 氏名(和/英) | 吉田 信秀 / N. Yoshida |
第 6 著者 所属(和/英) | 日本電気(株)光・超高周波数デバイス研究所 |
発表年月日 | 2000/5/5 |
資料番号 | ICD2000-23 |
巻番号(vol) | vol.100 |
号番号(no) | 42 |
ページ範囲 | pp.- |
ページ数 | 7 |
発行日 |