講演名 2000/4/14
メモリ/ロジック混載LSIアーキテクチャPPRAM(Parallel Processing RAM)の動向
村上 和彰,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本論文では, メモリ(特にDRAM)/ロジック混載LSIアーキテクチャの1つであるPPRAM(Parallel Processing RAM)に関して, その1994年の提案以来の研究開発動向を報告する。すなわち, (1)システムLSI間標準高速通信インタフェース規格PPRAM-Linkの開発, (2)PPRAM-LinkインタフェースIPコア回路の開発, (3)DRAM/ロジック混載LSI向きDRAMリフレッシュ方式の開発, (4)DRAM/ロジック混載LSI向きキャッシュ・アーキテクチャの開発, (5)リファレンスPPRAM(PPRAM^R)アーキテクチャの開発, (6)PPRAMのアプリケーション開発。
抄録(英) The paper outlines the current status of PPRAM-related projects at Kyushu University and other institutes: (1)PPRAM-Link specifications; (2)PPRAM-Link interface IP cores; (3)DRAM refresh architectures; (4)cache-memory architectures for PPRAM-type SOCs, such as variable line-size cache and way-predicting set-associative cache; (5)reference PPRAM architecture; (6)PPRAM applications such as PPRAM-MOE.
キーワード(和) DRAM/ロジック混載LSI / システムLSI / メモリ / プロセッサ / アーキテクチャ / PPRAM
キーワード(英) MDL(merged DRAM/logic) / EML(embedded-memory logic) / system LSI / SOC(system-on-chip) / memory / processor / architecture / PPRAM(parallel processing RAM)
資料番号 ICD2000-11
発行日

研究会情報
研究会 ICD
開催期間 2000/4/14(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) メモリ/ロジック混載LSIアーキテクチャPPRAM(Parallel Processing RAM)の動向
サブタイトル(和)
タイトル(英) Current Status of PPRAM(Parallel Processing RAM)
サブタイトル(和)
キーワード(1)(和/英) DRAM/ロジック混載LSI / MDL(merged DRAM/logic)
キーワード(2)(和/英) システムLSI / EML(embedded-memory logic)
キーワード(3)(和/英) メモリ / system LSI
キーワード(4)(和/英) プロセッサ / SOC(system-on-chip)
キーワード(5)(和/英) アーキテクチャ / memory
キーワード(6)(和/英) PPRAM / processor
第 1 著者 氏名(和/英) 村上 和彰 / Kazuaki Murakami
第 1 著者 所属(和/英) 九州大学・大学院システム情報科学研究院・情報工学部門
Department of Computer Science and Communication Engineering Kyushu University
発表年月日 2000/4/14
資料番号 ICD2000-11
巻番号(vol) vol.100
号番号(no) 6
ページ範囲 pp.-
ページ数 6
発行日