| 講演名 | 2000/3/2 FPGAを用いた動的再構成可能システムと暗号化アルゴリズムへの応用 羽切 崇, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 近年, システムの動作中にシステムの一部の論理を書き換える動的再構成可能システムが研究されている.動的再構成によりハードウェアの高速性とソフトウェアの柔軟性が実現できる.本稿ではディジタル信号処理アプリケーションの高速実行を目的として動的再構成可能システムを提案する.システムは1つの制御ユニット, 複数の演算ユニットから構成される.制御ユニットは, システムとホスト計算機とのデータ転送, および各演算ユニットを制御する.各演算ユニットには, SRAMタイプのFPGAが1つ搭載され動的再構成される.FPGAの動的再構成機能を取り入れたシステムを構築することで, システムの物理的な論理規模以上のアプリケーションが実行可能となる.DESアルゴリズムをシステムに適用した結果, 計算機によるソフトウェア処理に比較して25倍の処理速度を達成した. |
| 抄録(英) | Recently, there has been proposed a dynamically reconfigurable system where a part of the system can be reconfigured in-system. Dynamically reconfigurable systems achieve both hardware efficiency and software programmability. This paper proposes a dynamically reconfigurable system for fast digital signal processing. The system consists of one control unit and one or more operation units. The control unit controls data transfer between a host computer and the system. And it also controls entire operation units. Each operation unit contains an SRAM-based FPGA and can be dynamically reconfigured in-system. Therefore the system can implement a large application program exceeding the size of physical hardware resources of the system. A DES algorithm has been implemented on the system and experimental results show that the system executes the DES algorithm 25 times faster than a software process on a workstation. |
| キーワード(和) | FPGA / 再構成可能システム / 動的再構成 / ディジタル信号処理 / 暗号処理 |
| キーワード(英) | FPGA / reconfigurable system / dynamic reconfiguration / digital signal processing / data encryption |
| 資料番号 | VLD99-109,ICD99-266 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2000/3/2(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGAを用いた動的再構成可能システムと暗号化アルゴリズムへの応用 |
| サブタイトル（和） | |
| タイトル（英） | A Dynamically Reconfigurable System Based on FPGAs and Its Application to a Data Encryption Algorithm |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 再構成可能システム / reconfigurable system |
| キーワード(3)（和/英） | 動的再構成 / dynamic reconfiguration |
| キーワード(4)（和/英） | ディジタル信号処理 / digital signal processing |
| キーワード(5)（和/英） | 暗号処理 / data encryption |
| 第 1 著者 氏名（和/英） | 羽切 崇 / Takashi HAKIRI |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept.of Electronics, Information and Communication Engineering Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept.of Electronics, Information and Communication Engineering Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept.of Electronics, Information and Communication Engineering Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept.of Electronics, Information and Communication Engineering Waseda University |
| 発表年月日 | 2000/3/2 |
| 資料番号 | VLD99-109,ICD99-266 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 660 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |