講演名 2000/1/19
モノリシック集積のためのクロック抽出回路
村田 浩一, 尾辻 泰一,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) モノリシック集積化に適した新しいクロック抽出回路を提案する。本回路はエッジディテクタとして動作する排他的論理和回路と発振器として動作するトグルフリップフロップ回路からなり、論理回路のみで構成される。原理確認を目的に個別ICによってクロック抽出回路を構成し、NRZデータ信号からのハーフレートクロック信号抽出動作を確認した。さらに、本提案回路の安定性を検証するためにクロック・データ再生回路を個別ICで構成したところエラーレート1×10^<-12>以下の安定動作を確認した。
抄録(英) This paper presents a novel clock recovery circuit that offers fully monolithic integration. The circuit consists of just the transistor gates of an exclusive OR for an edge-detector and a free-runnung T-type flip-flop for a high-Q oscillator. As the proof of the concept, we assemble a circuit using discrete ICs and confirm half-rate clock extraction from an NRZ data stream input. In order to examine feasibility of the circuit in practical use, we assemble a clock and data recovery circuit. The circuit exhibits stable operation with the bit-error rate of less than 1×10^<-12>.
キーワード(和) 光通信 / クロック抽出回路 / モノリシック集積 / 排他的論理和 / トグルフリップフロップ
キーワード(英) Optical communication / Clock recovery circuit / Monolihic integration / Exclusive OR / T-F / F
資料番号 ED99-265,MW99-189,ICD99-240
発行日

研究会情報
研究会 ICD
開催期間 2000/1/19(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) モノリシック集積のためのクロック抽出回路
サブタイトル(和)
タイトル(英) A Novel Clock Recovery Circuit for Fully Monolithic Integration
サブタイトル(和)
キーワード(1)(和/英) 光通信 / Optical communication
キーワード(2)(和/英) クロック抽出回路 / Clock recovery circuit
キーワード(3)(和/英) モノリシック集積 / Monolihic integration
キーワード(4)(和/英) 排他的論理和 / Exclusive OR
キーワード(5)(和/英) トグルフリップフロップ / T-F
第 1 著者 氏名(和/英) 村田 浩一 / Koichi Murata
第 1 著者 所属(和/英) NTT未来ねっと研究所
NTT Network Innovation Laboratories
第 2 著者 氏名(和/英) 尾辻 泰一 / Taiichi Otsuji
第 2 著者 所属(和/英) 九州工業大学
Kyushu Institute of Technology
発表年月日 2000/1/19
資料番号 ED99-265,MW99-189,ICD99-240
巻番号(vol) vol.99
号番号(no) 559
ページ範囲 pp.-
ページ数 6
発行日