| 講演名 | 1999/9/21 2GHzCMOSPLL周波数シンセサイザーの実現性検討 : RF回路のCAD設計技術開発 杉野 聡, 山本 泰子, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | |
| キーワード(和) | 高周波集積回路 / 位相同期ループ / 周波数シンセサイザー / CMOS集積回路 / 位相雑音 |
| キーワード(英) | RF-IC / Phase Locked Loop / Frequency Synthesizer / CMOS-IC / Phase Noise |
| 資料番号 | ICD99-171 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1999/9/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 2GHzCMOSPLL周波数シンセサイザーの実現性検討 : RF回路のCAD設計技術開発 |
| サブタイトル（和） | |
| タイトル（英） | A feasibility study of 2GHz CMOS PLL frequency synthesizer : Development of RF circuit design technology with CAD |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高周波集積回路 / RF-IC |
| キーワード(2)（和/英） | 位相同期ループ / Phase Locked Loop |
| キーワード(3)（和/英） | 周波数シンセサイザー / Frequency Synthesizer |
| キーワード(4)（和/英） | CMOS集積回路 / CMOS-IC |
| キーワード(5)（和/英） | 位相雑音 / Phase Noise |
| 第 1 著者 氏名（和/英） | 杉野 聡 / Satoshi Sugino |
| 第 1 著者 所属（和/英） | 松下電工(株)半導体応用技術研究所 Semicionductor Technology Research Center Matsushita Electric Works,Ltd. |
| 第 2 著者 氏名（和/英） | 山本 泰子 / Yasuko Yamamoto |
| 第 2 著者 所属（和/英） | 松下電工(株)半導体応用技術研究所 Semicionductor Technology Research Center Matsushita Electric Works,Ltd. |
| 発表年月日 | 1999/9/21 |
| 資料番号 | ICD99-171 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 316 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |