| 講演名 | 1999/7/23 Production-Worthy Full Process Integration of Ta_2O_5 Capacitor Technology , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | A full process integration of Ta_2O_5/HSG capacitor technology has been developed for 1Gbit DRAM and beyond. This Ta_2O_5/HSG capacitor technology consists of the surface treatment of storage poly-Si, the cyclic Ta_2O_5 deposition, and the fully planarized PMD(pre-metal dielectrics) process. The excellent electrical properties of the Ta_2O_5 /HSG capacitor technology have been achieved in 1Gbit DRAM. The refresh time and the package level reliability tests in 0.32 μm DRAM demonstrated that the Ta_2O_5 capacitor technology in this work can be applied to DRAM mass products and is reliable. |
| キーワード(和) | |
| キーワード(英) | Ta_2O_5 capacitor / PMD planarization / HSG / Surface treatment / cyclic Ta_2O_5 deposition / Refresh time / 0.32 μm DRAM products / Package level reliability |
| 資料番号 | ICD99-113 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1999/7/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Production-Worthy Full Process Integration of Ta_2O_5 Capacitor Technology |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / Ta_2O_5 capacitor |
| 第 1 著者 氏名（和/英） | / Chan Kim |
| 第 1 著者 所属（和/英） | Memory R & D Division, Hyundai Electronics Industries Co. Ltd. |
| 発表年月日 | 1999/7/23 |
| 資料番号 | ICD99-113 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 234 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |